Bài Tập Lớn Lập Trình Bộ Đếm Khoảng Thời Gian

8254 Nhóm 03 Lớp tự động hóa B K56 Lớp tự động hóa B K56 Trang 1 LẬP TRÌNH BỘ ĐẾM KHOẢNG THỜI GIAN  Tương thích với toàn bộ của Intel và hầu hết các bộ vi xử lí khác  Xử lí đầu vào từ DC đến 10 MHz[.]

8254 LẬP TRÌNH BỘ ĐẾM KHOẢNG THỜI GIAN  Tương thích với tồn Intel hầu hết vi xử lí khác  Xử lí đầu vào từ DC đến 10 MHz - MHz 8254 - 10 MHz 8254-2  Trạng thái lệnh đọc lại      Sáu chế độ lập trình đếm Ba đếm 16 bit độc lập Hệ số đếm nhị phân BCD Nguồn đơn + 5V Có thị nhanh nhiệt độ tiêu chuẩn Intel 8254 đếm / thiết bị tính thiết kế để giải vấn đề điều khiển thời gian phổ biến thiết kế hệ thống máy vi tính Nó cung cấp ba đếm 16 bit độc lập, đếm có khả xử lý nhịp đồng hồ đầu vào lên tới 10 MHz Tất chế độ phần mềm lập trình 8254 đời cao 8253 8254 Sử dụng công nghệ HMOS có tới 24 - chân gói CERDIP _ Nhóm 03 - L p t đ ng hóa B - K56 - L p t đ ng hóa B - K56 Trang 8254 Bảng 1: Mơ tả chân Kí hiệu Chân số D7-D0 -8 CLK OUT GATE GND VCC WR RD CS 10 11 12 24 23 22 21 A1, A0 20-19 CLK OUT GATE CLK GATE OUT 18 17 16 15 14 13 Loại Tên chức I/O Dữ liệu: Hai chiều ba trạng thái bus liệu tuyến, kết nối với bus liệu hệ thống I Đồng hồ 0: Đầu vào đồng hồ đếm O Đầu 0: Đầu đếm I Cổng 0: Cổng đầu vào đếm Đất: Kết nối nguồn Bộ nguồn: +5V nguồn kết nối I Ghi điều khiển: Đầu vào thấp thao tác ghi CPU I Đọc điều khiển: Đầu vào thấp thao tác đọc CPU I Chíp Chọn: Thấp đầu vào tạo hội cho 8254 đáp lại tín hiệu Mặt khác bị bỏ qua I Địa chỉ: Sử dụng để chọn ba đếm ghi điều khiển từ để đọc ghi hoạt động Thường kết nối với hệ thống Bus địa I O I I I O A1 A0 Lựa chọn 0 Bộ đếm 0 Bộ đếm 1 Bộ đếm 1 Thanh ghi điều khiển từ Đồng hồ 2: Đầu vào đồng hồ đếm Đầu 2: Đầu đếm Cổng 2: Cổng đầu vào đếm Đồng hồ 1: Đầu vào đồng hồ đếm Cổng 1: Cổng đầu vào đếm Đầu 1: Đầu đếm MÔ TẢ THIẾT THỰC Tổng quát 8254 Là thiết bị lập trình để đếm khoảng thời gian / đếm thiết kế để dùng với hệ thống máy vi tính Intel Đó mục đích chung, Yếu tố đa thời gian coi mảng cổng I / O hệ thống phần mềm 8254 Giải vấn đề phổ biến hệ thống máy vi tính, hình thành chậm trễ Nhóm 03 - L p t đ ng hóa B - K56 thời gian xác kiểm sốt phần mềm Thay xác lập thời gian vịng lặp phần mềm, lập trình viên chỉnh cấu hình 8254 khớp với yêu cầu họ chương trình họ đếm cho trễ mong muốn Đằng sau trễ mong muốn, 8254 ngắt CPU Phần mềm tối thiểu chậm trể dài dễ dàng cung cấp Trang 8254 Một vài chức đếm/ thiết bị tính chung đến máy vi tính để triển khai với 8254 :        Đồng hồ thời gian thực Bộ đếm biến cố Kỹ thuật số lần Lập trình phát sinh tốc độ Bộ phát sóng vng Bộ nhân nhị phân tỷ lệ Bộ phát sóng phức tạp  Bộ điều khiển động phức tạp Sơ đồ khối Bus liệu vùng đệm Đây - trạng thái, hai chiều, vùng đệm bit dùng để tiếp giáp 8254 đến bus hệ thống ( xem hình ) Hình Sơ đồ khối kết liệu Bus liệu vùng đệm chức đọc / ghi thuật tốn Nhóm 03 - L p t đ ng hóa B - K56 Trang 8254 Đọc/ghi logic Truy cập 0, truy cập , truy cập Đọc/ghi logic chấp nhận đầu vào từ hệ thống bus liệu tạo tín hiệu điều khiển khối chức 8254.A1 A0 lựa chọn đếm ghi điều khiển từ đọc / ghi vào Trên RD mức thấp đầu vào 8254 CPU đọc đếm WR mức thấp đầu vào cho 8254 thi CPU ghi điều khiển từ đếm ban đầu Nếu RD WR có đủ điều kiện gần CS;RD WR bỏ qua trừ 8254 lựa chọn cách giữ CS thấp Ba khối chức giống hệt hoạt động, đếm mô tả Các sơ đồ khối bên đếm hiển thị hình Thanh ghi từ điều khiển Thanh ghi từ điều khiển ( xem hình 4) chọn bời đọc/ghi logic A1,A0=11.Nếu CPU thực hoạt động ghi vào 8254, liệu lưu trữ ghi từ điều khiển giải thích điều khiển từ ( Control word ) sử dụng để xác định hoạt động đếm Thanh ghi điều khiển từ ghi vào; thơng tin trạng thái có sẵn lệnh đọc lại (Read-Back Command) Nhóm 03 - L p t đ ng hóa B - K56 Các đếm hoàn toàn độc lập Mỗi đếm hoạt động chế độ khác Thanh ghi từ điều khiển thể hình , khơng phải phần đếm nội dung định cách đếm hoạt động Tình trạng ghi, thể hình 5, bị chốt, gồm nội dung ghi từ điều khiển trạng thái đầu cờ vô giá trị (Null count flag) (Xem giải thích chi tiết lệnh đọc lại.) Bộ đếm thực tế dán nhãn CE (“Cho đếm phần tử”) Nó 16 bit thiết lập đồng xuống đếm OLM OLL chốt bit OL viết tắt ‘’ Output Latch’, số L M đứng cho ‘Byte quan trọng nhất’’ ``Byte quan trọng nhất’’ Trang 8254 Hình Sơ đồ khối biểu thị ghi từ điều khiển chức đếm Hình Sơ đồ khối bên đếm Nhóm 03 - L p t đ ng hóa B - K56 Trang 8254 tương ứng Cả hai thường gọi đơn vị gọi OL Các chốt thường ``Theo sau '' CE , lệnh chốt đếm phù hợp gửi đến 8254, chốt "latch'' đếm đọc CPU trở lại "Tiếp tục theo" CE Một chốt thời điểm kích hoạt chốt điều khiển logic truy nhập vào ổ đĩa nội Đây cách giao tiếp truy cập 16-bit qua bus nội 8bit Lưu ý CE thân đọc được; bạn đọc đếm , OL đọc Tương tự , có hai ghi bit gọi CRM CRL ( cho "Thanh ghi đếm '') Cả hai bình thường gọi đơn vị gọi CR Khi số ghi vào đếm , đếm lưu trữ CR sau chuyển sang CE Các kiểm soát logic cho phép ghi thời điểm để tải từ bus nội Cả hai byte chuyển thành CE lúc CRM CRL xóa đếm lập trình Trong cách , đếm lập trình cho byte đếm (hoặc byte quan trọng byte quan trọng ) byte khác không Lưu ý CE ghi vào ; số ghi, ghi vào CR Điều khiển logic ( Control logic ) thể biểu đồ CLK n, n GATE, OUT n, tất kết nối với giới bên ngồi thơng qua Điều khiển logic 8254 thành phần hệ thống vi tính Intel Hệ thống giao diện theo cách tương tự tất thiết bị ngoại vi khác gia đình Nó xử lý phần mềm hệ thống mảng ngoại vi I/O; ba đếm thứ tư ghi điều khiển cho chương trình MODE Về bản, yếu tố đầu vào chọn A0, A1 kết nối với A0, Tín hiệu bus địa A1 CPU CS có nguồn gốc trực tiếp từ bus địa sử dụng phương pháp chọn tuyến tính Hoặc kết nối với đầu giải mã , chẳng hạn xử lý Intel 8205 cho hệ thống lớn MÔ TẢ HOẠT ĐỘNG Tổng quan Sau đóng điện , trạng thái 8254 không xác định Các chế độ, giá trị đếm, đầu tất đếm không xác định Làm đếm hoạt động xác định lập trình? Mỗi đếm phải lập trình trước sử dụng Bộ đếm khơng sử dụng khơng cần phải lập trình Lập trình 8254 Bộ đếm lập trình cách ghi Từ điều khiển đếm ban đầu Từ điều khiển ghi vào ghi từ điều khiển , chọn A1, A0 = 11 Từ điều khiển tự quy định cụ thể mà đếm lập trình GIAO DIỆN HỆ THỐNG 8254 Nhóm 03 - L p t đ ng hóa B - K56 Trang 8254 Hình Giao diện hệ thống 8254 Nhóm 03 - L p t đ ng hóa B - K56 Trang 8254 A1,A0 = 11,CS = 0, RD = 1, WR = D7 SC1 D6 SC0 D5 RW1 D4 RW0 D3 M2 D2 M1 D1 M0 SC – Lựa chọn đếm Chế độ - M SC1 0 SC0 1 M2 0 X X 1 BCD Chọn đếm Chọn đếm Chọn đếm Lệnh đọc lại (Xem phần hoạt động đọc- Read) RW- Đọc/Ghi RW1 RW0 0 Lệnh chốt đếm ( xem phần hoạt động đọc- Read Chỉ đọc/ghi byte có trọng số thấp Chỉ đọc/ghi byte có trọng số cao 1 Đọc/ghi byte có trọng số thấp trước, sau ghi byte có trọng số cao D0 BCD M1 0 1 0 M0 1 Chế độ Chế độ Chế độ Chế độ Chế độ Chế độ Bộ đếm nhị phân 16bit Bộ đếm mã hóa số thập phân (BCD) ( thập tiến ) Chú ý: Đừng quan tâm bit (X) phải , để đảm bảo khả tương thích với sản phẩm Intel tương lai Hình 7: Định dạng từ điều khiển Ngược lại, đếm ban đầu ghi vào Bộ đếm, ghi từ điều khiển ( control word register ) Đầu vào A1, A0 sử dụng để lựa chọn đếm để ghi vào Định dạng đếm ban đầu xác định điều khiển từ sử dụng Hoạt động Ghi Thủ tục lập trình cho 8254 linh hoạt Chỉ có hai quy ước cần phải nhớ: 1)Đối với đếm, Điều khiển từ phải ghi trước đếm ban đầu ghi 2) Các đếm ban đầu phải tuân theo định dạng đếm quy định Nhóm 03 - L p t đ ng hóa B - K56 Trang 8254 Điều khiển từ ( Chỉ byte quan trọng nhất, Chỉ byte quan trọng nhất, byte quan trọng trước, sau byte quan trọng nhất.) Kể từ lúc Thanh ghi từ điều khiển ba Bộ đếm có địa riêng biệt (được lựa chọn đầu vào A1, A0), Điều khiển từ xác định Bộ đếm áp dụng cho ( SC0, SC1 bit), khơng có hướng dẫn đặc biệt trình tự yêu cầu Bất kỳ chương trình trình tự theo quy ước hình chấp nhận Một đếm ban đầu ghi vào đếm lúc mà không ảnh hưởng tới chế độ lập trình A1 0 0 1 1 1 0 0 Từ điểu khiển – đếm LSB đếm – đếm MSB đếm – đếm Từ điểu khiển – đếm LSB đếm – đếm MSB đếm – đếm Từ điểu khiển – đếm LSB đếm – đếm MSB đếm – đếm Từ điểu khiển – đếm Từ điểu khiển – đếm Từ điểu khiển – đếm LSB đếm – đếm LSB đếm – đếm LSB đếm – đếm MSB đếm – đếm MSB đếm – đếm MSB đếm – đếm A0 0 1 1 0 1 1 0 đếm cách Quá trình đếm bị ảnh hưởng mô tả chế độ định nghĩa (Mode definitions) Đếm phải tuân theo định dạng lập trình Nếu Bộ đếm lập trình để đọc/ghi hai byte, biện pháp phòng ngừa sau áp dụng: Một chương trình khơng phải chuyển giao điều khiển ghi byte byte thứ hai đến thủ tục khác ,cũng ghi vào đếm Nếu không, Bộ đếm nạp với đếm khơng xác Từ điểu khiển – đếm Từ điểu khiển – đếm Từ điểu khiển – đếm LSB đếm – đếm MSB đếm – đếm Từ điểu khiển – đếm MSB đếm – đếm LSB đếm – đếm MSB đếm– đếm Từ điểu khiển – đếm Từ điểu khiển – đếm LSB đếm – đếm Từ điều khiển – đếm LSB đếm – đếm MSB đếm – đếm LSB đếm– đếm MSB đếm– đếm MSB đếm– đếm A1 A0 1 1 1 1 0 1 0 0 1 1 1 0 1 0 Hình Một vài trình tự lập trình Nhóm 03 - L p t đ ng hóa B - K56 Trang 8254 Hoạt động đọc A1,A0 = 11; CS = 0; RD = 1; WR =0 Nó thường mong muốn để đọc giá trị Bộ đếm mà không làm ảnh hưởng đến đếm tiến trình Điều dễ dàng thực 8254 Có ba phương pháp cho đếm: Một hoạt động đọc đơn giản, Lệnh chốt đếm, lệnh đọc lại Từng giải thích Phương pháp để thực hoạt động đọc đơn giản Để đọc đếm, lựa chọn với A1, A0 đầu vào, đầu vào CLK đếm lựa chọn phải ngăn cản bằng cách sử dụng đầu vào GATE logic bên ngồi khơng, đếm q trình thay đổi đọc, tạo kết không xác định D7 D6 D5 D4 D3 SC1 SC0 RW1 RW M2 SC – Lựa chọn đếm LỆNH CHỐT BỘ ĐẾM Phương pháp thứ hai sử dụng “Lệnh chốt đếm” Như từ điều khiển, lệnh viết vào Thanh ghi từ điều khiển, lựa chọn A1, A0 = 11 Cũng từ điều khiển, SC0, SC1 bit chọn ba Bộ đếm, hai bit khác D5 D4 phân biệt lệnh từ Từ điều khiển Bộ đếm lựa chọn chốt đầu ra, chốt đếm thời điểm Lệnh chốt đếm (Counter Latch Command) nhận Sự tính tốn đc diễn chốt sau đọc CPU.( khi Bộ đếm lập trình lại) Đếm sau mở tự động OL trở lại để tiếp tục yếu tố đếm (CE) Nó cho phép đọc nội dung đếm, “on the fly” ( Tranh thủ ) mà khơng ảnh Nhóm 03 - L p t đ ng hóa B - K56 SC1 0 SC0 1 D2 D1 D0 M1 M0 BC D Chọn đếm Chọn đếm Chọn đếm Lệnh đọc lại (Xem phần hoạt động đọc- Read) D5,D4- 00 Chỉ định lệnh chốt đếm X- không quan tâm Chú ý: Đừng quan tâm tới bits (X) nên đê đảm bảo khả tương thích với sản phẩm Intel tương lai Hình Định dạng đếm truy cập chốt lệnh hưởng tới trình đếm nhiều Lệnh chốt đếm sử dụng để chốt nhiều lượt đếm Mỗi chốt đếm OL giữ giá trị nó đọc Lệnh chốt đếm không ảnh hưởng tới chế độ lập trình đếm cách Nếu đếm chốt lại thời gian sau lại chốt trước đếm đọc Lệnh chốt đếm thử bỏ qua Đếm đếm thời điểm Lệnh chốt đếm ban hành Với phương pháp, đếm phải đọc theo định dạng lập trình Đặc biệt là, đếm lập trình để đếm byte, bye phải đọc byte không cần phải đọc hết lần tới lần khác, đọc ghi lập Trang 10 8254 OUT thấp cho việc đếm lại Chế độ định kỳ : Các trình tự lặp lặp lại vô thời hạn Đếm ban đầu N kết sóng vng với khoảng thời gian N CLK chu kỳ GATE = cho phép đếm ; GATE = vô hiệu hóa đếm Nếu GATE thấp OUT thấp , OUT thiết lập cao ; Không xung CLK điều bắt buộc Một Trigger lại truy cập với đếm ban đầu xung CLK Do đó, đầu vào GATE sử dụng để đồng hóa đếm Sau ghi điều khiển Nhóm 03 - L p t đ ng hóa B - K56 từ đếm ban đầu, Bộ đếm nạp vào xung CLK , Điều cho phép truy cập phải đồng phần mềm Ghi đếm đếm khơng ảnh hưởng đến trình tự đếm Nếu kích hoạt nhận lại sau ghi đếm trước kết thúc nửa chu kỳ sóng vng , Bộ đếm nạp với đếm xung CLK tiếp tục đếm từ số Nếu khơng số nạp cuối nửa chu kỳ Trang 18 8254 Chú ý: Q trình chuyển đổi cổng khơng nên xảy đồng hồ trước đếm cuối Hình 17 Chế độ thứ2 Chế độ thực sau: Ngay đếm : OUT ban đầu cao Số đếm ban đầu nạp xung CLK sau giảm hai xung CLK Khi số kết thúc OUT thay đổi giá trị đếm lại tải với đếm ban đầu Quá trình lặp lặp lại vơ thời hạn Nhóm 03 - L p t đ ng hóa B - K56 Đếm lẻ: OUT ban đầu cao Số lượng ban đầu trừ (Số chẵn) nạp vào xung CLK sau giảm hai xung CLK liên tục Một xung CLK sau giá trị kết thúc OUT thấp qua đếm nạp lại với đếm ban đầu trừ Xung liên tục CLK giảm giá trị hai Trang 19 8254 Khi đếm hết giá trị, OUT lần cao lên Bô đếm nạp lại với đếm ban đầu trừ trên, trình lặp lặp lại vơ thời hạn Vì vậy, với giá trị lẻ OUT cao cho (N+1)/2 đếm thấp cho (N-1)/2 đếm Hình 18: Chế độ thứ Chế độ 4: Kích hoạt Phần mềm nhấp nháy Nhóm 03 - L p t đ ng hóa B - K56 Trang 20 8254 OUT ban đầu cao Khi đếm kết thúc, OUT thấp xung CLK sau cao lên lần Trình tự đếm kích hoạt cách ghi đếm ban đầu Gate = cho phép đếm; Gate= vơ hiệu hóa đếm cổng Gate khơng có tác dụng đầu OUT Sau điều khiển từ đếm ban đầu, Bộ đếm nạp vào xung CLK Xung CLK không giảm đếm, đó, đếm ban đầu N, đầu OUT không nhấp nháy thấp N +1 xung CLK sau đếm ban đầu ghi Nếu đếm ghi thời gian đếm, nạp vào xung CLK tiếp tục đếm từ số Nếu đếm hai byte ghi,thì xảy ra: 1) Ghi byte không ảnh hưởng đến việc đếm 2) Ghi byte thứ hai cho đếm nạp vào xung CLK Điều cho phép trình tự để `` retriggered ''( khởi động lại ) phần mềm OUT nháy thấp N+1 xung CLK sau đếm N ghi Hình 19 chế độ Nhóm 03 - L p t đ ng hóa B - K56 Trang 21 8254 Kích hoạt phần cứng nhấp nháy (RETRIGGERABLE) OUT ban đầu cao Đếm kích hoạt cạnh tăng cổng Khi đếm kết thúc, OUT thấp xung CLK sau lại cao lần Sau ghi Điều khiển từ đếm ban đầu, đếm không nạp xung CLK kích hoạt Xung CLK khơng làm giảm giá trị đếm, đó, số ban đầu N, OUT không nhấp nháy thấp N+1 CLK xung sau kích hoạt Nhóm 03 - L p t đ ng hóa B - K56 Kết kích hoạt Bộ đếm nạp với đếm đầu xung CLK Trình tự đếm kích hoạt lại OUT khơng nhấp nháy thấp cho N +1 xung CLK sau kích hoạt Cổng GATE khơng có tác dụng OUT Nếu đếm ghi thời gian đếm, trình tự đếm khơng bị ảnh hưởng Nếu kích hoạt xuất sau đếm ghi, trước đếm kết thúc, đếm nạp với đếm xung CLK đếm tiếp tục từ Trang 22 8254 Hình 20 chế độ Nhóm 03 - L p t đ ng hóa B - K56 Trang 23 8254 Khi từ điều khiển đưa vào đếm, tất giá trị logic điều khiển thiết lập lại tức thời biết trạng thái khởi tạo đầu ra, xung CLK khơng cần thiết phải có trường hợp Trì cạnh biên tăng CLK Chú ý trường hợp 3, đầu vào cổng Gate mức biên mức nhạy Trong chế độ 3, nguồn CLK khác so với đồng hồ hệ thống sử dụng Gate xung tức thời sau WR giá trị đếm Cổng Gate Bộ đếm Đầu vào cổng Gate lấy cạnh biên tăng CLK Trong chế độ 0, 2, 3, đầu vào cổng Gate mức xác, mức logic lấy cạnh biên tăng CLK Trong chế độ 1, 2, 3, đầu vào cổng gate cạnh biên tăng nhạy Trong chế độ này, cạnh biên tăng cổng gate (bộ khởi động) thiết lập mạch lật (FlipFlop) cạnh biên nhạy đếm Mạch lật sau lấy mẫu cạnh biên tăng CLK Mạch lật thiết lập lại sau lấy mẫu Theo cách này, khởi động xác định vấn đề xảy – mức logic cao khơng Việc tính tốn nạp đếm bị giảm cạnh biên giảm CLK Lập trình Nhóm 03 - L p t đ ng hóa B - K56 Việc tính tốn ban đầu lớn 0, điều tương đương với 216 đếm nhị phân 104 đếm BCD Bộ đếm khơng dừng lại đạt tới Trong chế độ 0, 1, đếm đếm giá trị cao nhất, FFFF (hex) cho đếm nhị phân 9999 cho đếm BCD tiếp tục đếm Các chế độ có chu kỳ; đếm nạp lại với việc tính tốn ban đầu tiếp tục đếm từ Trang 24 8254 Các chế độ trạng thái tín hiệu Mức thấp thấp Tăng Cao Không đếm Đếm Đếm khởi tạo Thiết lập lại đầu sau xung đồng hồ Đếm khởi tạo Đếm Đếm Đếm khởi tạo Đếm Không đếm Thiết lập đầu tức thời cao Không đếm Thiết lập đầu tức thời cao Không đếm Hình 21 Tóm tắt hoạt động chân Gate Chế độ Đếm MIN 1 2 1 Đếm MAX 0 0 0 Chú ý: tương đương với 216 để đếm nhị phân 104 cho đếm BCD Hình 22 Đếm ban đầu nhỏ lơn Nhóm 03 - L p t đ ng hóa B - K56 Trang 25 8254 Các định trị tối đa tuyệt đối* Nhiệt độ môi trường xung quanh theo Bias…….0 ºC đến 70º C Nhiệt độ Lưu trữ…-65º C đến +150 ºC Với điện áp Pin Điện cực phân tán ……………….1W Đối với đất …………… 0.5V đến +7V Điện cực phân tán ……………….1W THÔNG BÁO: Đây bảng liệu sản xuất , thay đổi mà không báo trước * Chú ý: Nhấn mạnh đến thiết bị “Các định trị tối đa tuyệt đối” gây tổn thương vĩnh viễn Đây hiệu suất cho tác dụng ứng dụng ,hoạt động ngồi “điều kiện vận hành “ khơng khun khích mở rơng tiếp xúc, ngồi racó thể gây ảnh hưởng đến độ xác thiết bị ĐỐI VỚI DÒNG CHIỀU DC ĐẶC ĐIỂM TA = 0ºC đến 70ºC VCC =5V ±10% Ký hiệu Tham số Nhỏ VIL Điện áp đầu vào thấp - 0.5 VIH Điện áp đầu vào cao 2.0 VOL Điện áp đầu thấp VOH Điện áp đàu cao Lớn Đơn vị Điều kiện thử nghiệm 0.8 V VCC + 0.5V V 0.45 V IOL = 2.0 mA V IOH = - 400 mA 2.4 IIL Đầu vào tải thấp +-10 mA VIN =VCC to 0V IOFL Phao đầu rò rỉ +-10 mA VOUT =VCC tới 0.45V ICC Nguồn cấp VCC 170 mA CIN Đầu vào điện dung 10 pF fc = MHz CI/0 I/O điện dung 20 pF Chân vơ hạn trở Nhóm 03 - L p t đ ng hóa B - K56 Trang 26 8254 ĐỐI VỚI DÒNG XOAY CHIỀU (AC) Đ Ặ C Đ I Ể M TA = 0ºC đến 70ºC , VCC =± 10%, GND =0V Thông số (1) 8254 Ký hiệu Thông số tAW Giải ổn định trước WR giảm CS ổn định trước WRv tSW 8254-2 Nhỏ Lớn Nhỏ Lớn Đơn vị 0 ns 0 ns tWA Địa giữ thời gian sau WR giảm 0 ns tWW Độ rộng xung WR 150 95 ns tDW Thiết lập liệu thời gian trước WR tăng 120 95 ns tWD Giữ liệu trước thời gian sau WR tăng 0 ns tRV Lệnh Thời gian phục hồi 200 165 ns Nhóm 03 - L p t đ ng hóa B - K56 Trang 27 8254 Đồng hồ cửa Gate 8254 8254-2 Ký hiệu tCLK tPWH tPWL Thông số Thời gian đồng hồ Độ rộng xung cao Nhỏ Lớn Nhỏ Lớn 125 60(3) DC 100 30(3) DC Độ rộng xung thấp 60(3) tR Thời gian đồng hồ tăng lên 25 25 ns tF Thời gian đồng hồ giảmxuống 25 25 ns tGW Độ rộng Gate cao 50 50 ns tGL Độ rộng Gate thấp 50 50 ns tGS Gate thiêt lập thời gian để CLK tăng 50 40 ns tGH Gate thiết lập thời gian sau CLK tăng 50(2) 50(2) ns tOD Đầu trễ từ CLK giảm 150 100 ns tODG Đầu trễ từ Gate giảm 120 100 ns tWC tWG CLK trễ cho tải Giảm Gate trì hỗn cho lấy mẫu tWO OUT trì hỗn chế độ ghi tCL CLK thiết lập cho đếm chốt Đơn vị ns ns 50(3) ns 55 55 ns -5 50 -5 40 ns 240 ns 40 ns 260 - 40 45 - 40 Chú ý : Trong chế độ kích hoạt nên lấy mẫu cạnh đồng hồ tăng Một kích hoạt thứ hai vịng 120 ns (70 ns cho 8254-2) cạnh đồng hồ tăng không phát Ổn định thấp diễn xâm phạm tPWH tPWL gây lỗi đếm yêu cầu tái lập trình Lấy mẫu,100% thử nghiệm TA= 25 độ C Nếu CLK TWC nhỏ sau đếm N+2 xung CLK, TWC tối đa Đếm N+1 xung CLK TWC tối thiểu đển TWC tối đa, đếm hai N+1 N+2 xung CLK Trong chế độ 5, cửa GATE ghi giá trị đếm mới, TWG tối thiểu đếm khơng kích hoạt, TWG lớn đếm kích hoạt Nhóm 03 - L p t đ ng hóa B - K56 Trang 28 8254 Nếu CLK viết chốt đếm lệnh đọc lại , TCL tối thiểu CLK phản xạ giá trị đếm chốt, TCL tối đa CLK không phản xạ giá trị đếm chốt CÁC DẠNG SĨNG GHI Nhóm 03 - L p t đ ng hóa B - K56 Trang 29 8254 ĐỌC Nhóm 03 - L p t đ ng hóa B - K56 Trang 30 8254 CÁC DẠNG SÓNG (Tiếp) PHỤC HỒI ĐỒNG HỒ VÀ CỔNG XOAY CHIỀU DẠNG DỮ LIỆU VÀO VÀ RA MẠCH XOAY CHIỀU TẢI TÓM TẮT SỬA ĐỔI Danh sách sau thể cho khác biệt Rev 004 Rev 005 bảng liệu 8254 Nhóm 03 - L p t đ ng hóa B - K56 Tài liệu tham khảo thông số kỹ thuật cho MHz 8254-5 loại bỏ.Chỉ có MHz 8254 10 MHz 8254-2 sản xuất Trang 31 ... điểu khiển – đếm LSB đếm – đếm MSB đếm – đếm Từ điểu khiển – đếm Từ điểu khiển – đếm Từ điểu khiển – đếm LSB đếm – đếm LSB đếm – đếm LSB đếm – đếm MSB đếm – đếm MSB đếm – đếm MSB đếm – đếm A0 0 1... khiển – đếm LSB đếm – đếm MSB đếm – đếm Từ điểu khiển – đếm MSB đếm – đếm LSB đếm – đếm MSB đếm? ?? đếm Từ điểu khiển – đếm Từ điểu khiển – đếm LSB đếm – đếm Từ điều khiển – đếm LSB đếm – đếm MSB đếm. .. Không đếm Đếm Đếm khởi tạo Thiết lập lại đầu sau xung đồng hồ Đếm khởi tạo Đếm Đếm Đếm khởi tạo Đếm Không đếm Thiết lập đầu tức thời cao Không đếm Thiết lập đầu tức thời cao Không đếm