Khóa luận tốt nghiệp K37

Ngõ ra của tầng đệm sẽ được bộ kéo dài đỉnh xung (2) biến đổi thành tín hiệu có độ rộng thời gian tính từ thời điểm bắt đầu tA và thời điểm kết thúc tB như đã trình bày trong [r]

TRƯỜNG ĐẠI HỌC ĐÀ LẠT KHOA KỸ THUẬT HẠT NHÂN

LÊ VĂN HÓA – 1310530

XÂY DỰNG KHỐI ADC BẰNG PHƯƠNG PHÁP XẤP XỈ LIÊN TIẾP DÙNG CHO HỆ PHỔ KẾ ĐO GAMMA

KHÓA LUẬN TỐT NGHIỆP KỸ SƯ

GIÁO VIÊN HƯỚNG DẪN TS ĐẶNG LÀNH

NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN

Lâm Đồng, ngày … tháng …… năm …… Giáo viên hướng dẫn

NHẬN XÉT CỦA GIÁO VIÊN PHẢN BIỆN

Lâm Đồng, ngày … tháng …… năm …… Giáo viên phản biện

i

LỜI CẢM ƠN

Trong q trình thực nghiên cứu thực khóa luận xin chân thành cảm ơn TS Đặng Lành tận tình giúp đỡ để tơi hồn thành khóa luận cách tốt

Xin chân thành cảm ơn ban giám hiệu nhà trường, khoa kỹ thuật hạt nhân tạo điều kiện thuận lợi cho tơi q trình học tập Cám ơn thầy cô khoa kỹ thuật hạt tận tình truyền đạt để tơi có kiến thức vững vàng học tập cũng trau dồi thêm nhiều kinh nghiệm quý báu sống

Xin cảm ơn gia đình, bạn bè bên cạnh cổ vũ động viên giúp đỡ tôi, tạo điều kiện tốt để tơi thực ước mơ học đại học chinh phục kiến thức

Đà lạt, ngày 15 tháng 11 năm 2017 Sinh viên

ii

DANH MỤC TỪ VIẾT TẮT

Viết tắt Tiếng Anh Tiếng Việt

A/D Analog to Digital Conversion Biến đổi tương tự sang số ADC Analog to Digital Converter Phép biến đổi tương tự sang

số

BUSY Busy Bận biến đổi

CONVST Conversion Start Khởi phát chu trình biến đổi D/A Digital to Analog Conversion Biến đổi số sang tương tự DAC Digital to Analog converter Bộ biến đổi số sang tương tự

DACC Data Accepted Chấp nhận liệu

DNL Differential Non Lineariry Độ Phi tuyến vi phân

DREADY Data Ready Dữ liệu sẵn sàng

DT Dead time Thời gian chết

ECON Enable Conversion Cho phép biến đổi

EOC End Of Conversion Chấm dứt chu trình biến đổi INL Integral Non Lineariry Độ phi tuyến tích phân LSB Least Significant Bit Bit trọng số thấp

LT Live time Thời gian trôi qua

MCA Multi-Channel Analyzer

(mode) ( chế độ) Phân tích đa kênh MCD Multi-channel Data Processing Xử lý liệu đa kênh MSB Most Significant Bit Bit trọng số cao

PD Peak Detection Phát đỉnh

RD/WR Read/Write Đọc/Viết

RSS Reference Setup System Hệ thống (thiết lập) tham chiếu

RT Real time Thời gian thực

SAR Successive Approximation Register (method)

(phương pháp sử dụng) Thanh ghi xấp xỉ liên tiếp SUT System Under Test Hệ thống cần kiểm tra

iii

DANH MỤC BẢNG

Bảng Các đặc điểm loại ADC thường dùng 4

Bảng Mô tả chức ngõ vào/ra 17

Bảng Bảng mã input/output lý tưởng cho AD7899-1 21

Bảng Giá trị cặp thế-kênh thu kiểm tra INLADC8K 29

Bảng Độ phi tuyến tích phân hệ kiểm tra hệ chuẩn 32

Bảng Kết kiểm tra độ phi tuyến vi phân SUTADC8K RSSAccuspec 34

Bảng Tổng hợp số liệu đếm thống kê cho phép tính giá trị χ2 35

Bảng Bảng so sánh kết χ2 hệ SUT RSS 36

Bảng Số đếm tích lũy theo thời gian thực độ lệch số đếm hai hệ đo 36

iv

DANH MỤC HÌNH

Hình Sơ đồ khối biến đổi tương tự - số 3

Hình Đồ thị thời gian điện áp vào điện áp mạch lấy mẫu 4

Hình Các tín hiệu ADC Wilkinson q trình đo đạc 6

Hình Quá trình hoạt động tụ 7

Hình Nguyên tắc hoạt động ADC flash 8

Hình Mạch ADC xấp xỉ liên tiếp 9

Hình Sự xuất tạp âm 11

Hình Hiệu ứng khe 13

Hình Tính INL ADC 14

Hình 10 Dạng mạch tuyến tính thang đối 15

Hình 11 Sơ đồ khối chức AD7899 16

Hình 12 Sơ đồ chân AD7899 19

Hình 13 Cấu trúc đầu vào Analog AD7899-1 20

Hình 14 Sử dụng xung nhịp ngồi 22

Hình 15 Giản đồ thời gian biến đổi (chế độ EOC) 22

Hình 16 Giản đồ thời gian biến đổi (chế độ BUSY) 23

Hình 17 Sơ đồ cấu trúc khối ADC xấp xỉ liên tiếp 24

Hình 18 Giản đồ thời gian ADC8K 26

Hình 19 Sơ đồ thuật tốn ADC8K 27

Hình 20 Cấu hình kiểm tra độ phi tuyến tích phân INLADC8K 29

Hình 21 Đường biểu diễn INL ADC8K cần kiểm tra 31

Hình 22 Đường biểu diễn INL hệ tham chiếu chuẩn 32

Hình 23 Cấu hình kiểm tra độ phi tuyến vi phân DNLADC8K 33

Hình 24 Phổ tuyến tính vi phân hệ SUT dùng khối ADC8K 33

Hình 25 Phổ thực tế thu nhận trình kiểm tra 38

Hình 26 Sờ đồ nguyên lý 41

Hình 27 Sơ đồ nguyên lý 42

Hình 28 Phổ thu nhận 43

v MỤC LỤC

LỜI CẢM ƠN i

DANH MỤC TỪ VIẾT TẮT ii

DANH MỤC BẢNG iii

DANH MỤC HÌNH iv

MỤC LỤC v

MỞ ĐẦU 1

CHƯƠNG - TỔNG QUAN 3

1.1 Phép biến đổi tương tự - số 3

1.2 Các đặc trưng tính ưu việt ADC 4

1.3 Chức phân loại ADC 5

1.3.1 Chức ADC 5

1.3.2 Các loại ADC 5

1.3.2.1 ADC WILKINSON 5

1.3.2.2 ADC nhanh (ADC flash) 8

1.3.2.3 ADC xấp xỉ liên tiếp 9

1.3.2.4 Một số loại ADC khác 10

1.3.3 Các yêu cầu kỹ thuật ADC 10

1.3.4 Sai số biến đổi tương tự - số 11

1.3.4.1 Sai số tính tốn 11

1.3.4.2 Sai số động 12

1.3.4.3 Sai số bù, sai số tăng ích sai số tuyến tính 13

1.4 Vi mạch ADC xấp xỉ liên tiếp AD7899 15

1.4.1 Mạch tuyến tính hóa thang đối chứng 15

1.4.2 Sơ đồ khối chức 16

1.4.3 Thông số kỹ thuật 16

1.4.4 Chức ngõ vào 17

1.4.5 Những điểm bật AD7899 18

1.4.6 Mô tả mạch 19

1.4.6.1 Bộ phận giữ/lấy mẫu 19

1.4.6.2 Bộ phận tham chiếu 19

1.4.6.3 Bộ phận ngõ vào tương tự 20

1.4.6.4 Loại AD7899-1 20

1.4.7 Giản đồ thời gian chu trình điều khiển 21

vi

1.4.7.2 Chọn lựa xung nhịp cho chu trình biến đổi 21

1.4.7.3 Chế độ EOC 22

1.4.7.4 Chế độ BUSY 23

1.4.7.5 Đọc liệu AD7899 23

CHƯƠNG - NGHIÊN CỨU, THIẾT KẾ, XÂY DỰNG KHỐI ADC XÂP XỈ LIÊN TIẾP 8K 24

2.1.Thiết kế ADC xấp xỉ liên tiếp 8K 24

2.1.1.Sơ đồ cấu trúc khối 24

2.1.2.Nguyên tắc hoạt động giản đồ thời gian 25

2.1.3.Lưu đồ thuật toán giải thích lưu đồ 26

2.2.Bố trí thí nghiệm hiệu chỉnh thiết bị quét phổ 29

2.2.1.Bố trí thí nghiệm đo đạc thực nghiệm kiểm tra độ phi tuyến tích phân (INL) 29

2.2.2.Thí nghiệm kiểm tra độ phi tuyến vi phân khối ADC8K (DNLADC8K) 32

2.2.3.Thí nghiệm kiểm tra Khi bình phương 34

2.2.4.Kiểm tra độ chuẩn xác số đếm tần suất liệu vào – ADC8K 36

CHƯƠNG - KẾT QUẢ VÀ THẢO LUẬN 37

KẾT LUẬN 39

TÀI LIỆU THAM KHẢO 40

1 MỞ ĐẦU

Ở nước ta nay, ngành công nghiệp điện tử chế tạo vi mạch có xu hướng phát triển tích cực (dự án thiết kế vi mạch ADC (hợp tác với Telecom-Paristech, Công ty NXP Pháp) Tuy nhiên nguồn nhân lực chưa phát triển mạnh mẽ, nhóm nghiên cứu khó tiếp cận với kỹ thuật giới, bên cạnh đó, chuyên gia cho lĩnh vực linh kiện vi mạch hạn chế Trên thực tế có thể nhập thiết bị từ nước để phục vụ cho công tác nghiên cứu giảng dậy Tuy nhiên, việc nhập thiết bị có nhiều hạn chế như: giá thành cao, việc tự phát triển sinh viên cán bộ bị thụ động, đặc biệt ngành kỹ thuật hạt nhân đòi hỏi vận dụng tích cực, linh hoạt kiến thức vào thực tế Trên giới ngành công nghiệp sản xuất vi mạch phát triển đa tạo tiền đề cho việc nghiên cứu xây dựng thiết bị hạt nhân Đặc biệt khối ADC mạch quan trọng việc phát triển nghiên cứu đào tạo ngành hạt nhân Chính nhiều công ty Ortec, Canberra, thương mại hóa sản phẩm

Tại Việt Nam, trường đại học tập trung, quan tâm tới việc nghiên cứu, thiết kế xây dựng thiết bị học tập có thiết bị ngành kỹ thuật hạt nhân Bằng việc nghiên cứu giúp sinh viên cán bộ nâng cao kiến thức chuyên môn kỹ áp dụng lý thuyết vào thực nghiệm Đặc biệt, nganh kỹ thuật hạt nhân ngành trọng phát triển, việc xây dưng hệ thiết bị kỹ thuật hạt nhân có xây dựng khối ADC mợt mục tiêu lớn Ngồi mục đích ứng dụng ADC cho hệ để ghi đo xạ ion hố mà ADC cịn dùng để xây dựng hệ phổ kế triệt Compton theo phương pháp đối trùng, đo xạ chế đợ trùng phùng Vì việc nghiên cứu chế tạo khối ADC hướng nghiên cứu phát triển lâu dài, góp phần phát triển nhân lực ngành kỹ thuật hạt nhân

Mục tiêu khóa luận tham gia nghiên cứu, xây dựng một phần hệ thiết bị tổng thể 8K Thiết kế, chế tạo khối ADC8K dùng thực nghiệm ghi, đo xạ, cung cấp khối ADC8K vừa nêu để hình thành hệ thiết bị hạt nhân ghi, đo xạ dùng đào tạo chuyên ngành kỹ thuật hạt nhân

2

hóa ghi đo hệ thiết bị phân tích đa kênh sử dụng chương trình mô thiết bị Proteus để hỡ trợ khả mơ kết có thể đạt lý thuyết sơ đồ thiết kế chi tiết khối ADC8K

Nội dung khóa luận: Nêu lên tình hình nghiên cứu, thiết kế xây dựng thiết bị hạt nhân nói chung mạch ADC nói riêng ngồi nước, đánh giá tính cần thiết việc thực khóa luận Khóa luận cịn nêu lên tổng quan phép biến đổi tương tự - số, loại ADC, phân loại, đánh giá ưu điểm nhược điểm chúng đồng thời tổng quan cấu tạo, nguyên tác hoạt động, chế độ, chức ngõ vào vi mạch AD7899 Đưa phương pháp nghiên cứu, thiết kế, xây dựng khối ADC xấp xỉ liên tiếp 8K, đồng thời bố trí thí nghiệm hiệu chỉnh đánh giá đợ xác sản phẩm đạt

Khóa luận gồm chương chính:

Chương 1:Tổng quan ADC đặc trưng ưu việt, chức phân loại nguyên tắc hoạt động loại ADC Nêu lên thông số đăc trưng chức vi mạch AD7899

Chương 2: Nghiên cứu, thiết kế, xây dựng khối ADC xấp xỉ liên tiếp Thiết kế ADC xấp xỉ liên tiếp 8K, giải thích ngun tắc hoạt đợng lưu đồ thuật tốn, bố trí thí nghiệm hiệu chỉnh kiểm tra đợ xác

3

CHƯƠNG - TỔNG QUAN 1.1. Phép biến đổi tương tự - số

Biến đổi tương tự - số (ADC) biến đổi điện áp vào ( giá trị tương tự) thành số (giá trị số) tỉ lệ với

Ngun tắc làm việc bợ chuyển đổi tương tự - số

Nguyên tắc làm việc:

Tín hiệu tương tự đưa đến mợt mạch lấy mẫu, tín hiệu mạch lấy mẫu đưa đến mạch lượng tự hóa làm trịn với đợ xác ±𝑸

𝟐

Sau mạch lượng tử hóa mạch mã hóa Trong mạch mã hóa, kết lượng tử hóa xếp lại theo một quy luật định phụ thuộc vào loại mã yêu cầu

Trong nhiều loại ADC, trình lượng tử hóa mã hóa xảy đồng thời, lúc khơng thể tách rời hai q trình

Xem xét cụ thể nhiệm vụ khối chức sơ đồ khối hình

Mạch lấy mẫu có nhiệm vụ lấy mẫu tín hiệu tương tự thời điểm khác tức rời rạc hóa tín hiệu mặt thời gian Giữ cho biên độ điện áp thời điểm lấy mẫu khơng đổi q trình chủn đổi

4

Mạch lượng tử hóa làm nhiệm vụ rời rạc hóa tín hiệu tương tự mặt biên độ Nhờ trình lương tử hóa, tín hiệu tương tự biểu diễn một số nguyên lần mức lượng tử:

𝑍𝐷𝑖 = 𝑖𝑛𝑡𝑋𝐴𝑖

𝑄 =

𝑋𝐴𝑖

𝑄 −

∆𝑋𝐴𝑖

𝑄 (1)

Trong đó:

ZDi :tín hiệu số thời điểm i XAi: tín hiệu tương tự thời điểm i Q: mức lượng tử

∆XAi: số dư phép lượng tử hóa Int: phần nguyên

1.2. Các đặc trưng tính ưu việt ADC

Bảng Các đặc điểm loại ADC thường dùng

STT ADC nhanh

(flash ADC)

ADC Wilkinson

ADC xấp xỉ liên tiếp Tốc độ biến đổi Nhanh Chậm Đủ nhanh Khả thu nhận

số đếm (cps) Cao Thấp Đủ cao

5

STT ADC nhanh

(flash ADC)

ADC Wilkinson

ADC xấp xỉ liên tiếp

3 Thời gian chết (%) Lớn Lớn Nhỏ

4 Độ phân giải

lượng,FWHM (keV) Tồi Tốt Đủ tốt

5 Kiểu biến đổi Song song Nối tiếp Song song

1.3. Chức phân loại ADC 1.3.1.Chức ADC

ADC đo biên độ cực đại xung dạng tương tự chuyển đổi giá trị thành chữ số nhị phân Ngõ dạng số tỷ lệ với biên độ tương tự ngõ vào ADC Đối với xung tới tuần tự, ngõ dạng số từ ADC kết nối với một bộ nhớ chuyên dụng, một máy tính xếp thành một biểu đồ, biểu đồ thể phổ ngõ vào tương ứng với biên độ xung [4] Tín hiệu tương tự ngõ vào bợ biến đổi ADC cấp từ ngõ bộ khuếch đại phổ kế Thông qua chức bộ khuếch đại, chẳng hạn chọn lựa cực tính, hình thành xung, hồi phục đường chống hiệu ứng chồng chập, tín hiệu tương tự ADC biến đổi thành chữ số nhị phân; tức lượng tử hoá Chữ số BCD khối xử lý đa kênh thu nhận gửi liệu đến máy tính nhằm hình thành phổ xạ

1.3.2.Các loại ADC

ADC Wilkinson, ADC nhanh (ADC flash), ADC xấp xỉ liên tiếp, ADC sigma-delta v v

1.3.2.1. ADC WILKINSON

6

Hình 3a: ngõ khuếch đại phổ kế

Hình 3b: ngõ bợ phân biệt ngưỡng

Hình 3c Tín hiệu tụ nhớ q trình xả

Hình 3d: Xung nhịp điều khiển

Hình 3e: Xung nhịp điều khiển

Hình 3f: Chu trình bợ nhớ

Hình 3g: Mở cổng thời gian chết

7

Khi điện áp tụ đạt đến không, trạng thái đếm đồng hồ xung chấm dứt Thời gian xả tụ điện tỷ lệ với biên độ xung gốc, số Nc ghi địa truy cập tỷ lệ thuận với biên độ xung Trong chu kỳ bợ nhớ (hình 3e 4c), số xung Nc nằm bộ nhớ chương trình một số đếm bổ sung vào nội dung vị trí đó, giá trị Nc thường gọi "số kênh" ADC thường có sẵn với 256 kênh cho ứng dụng yêu cầu độ phân giải thấp 16.384 kênh đáp ứng yêu cầu độ phân giải cao Đối với ADC Wilkinson, thời gian đo ADC có diện

Hình 4a Quá trình nạp tụ điện

Hình 4b Quá trình xả tụ điện

8

của thời gian chết Thời gian chết toàn phần khối ADC thời gian bận biến đổi cộng với thời gian chết linh kiện thiết kế theo công thức: TDT total = Tbusy + TDT of Ics

1.3.2.2. ADC nhanh (ADC flash)

Hình mô tả nguyên tắc ADC nhanh, ADC nhanh xây dựng cách bố trí một chuỗi bộ so sánh để mỗi ngưỡng so sánh một thặng dư không đổi điện áp ΔV ngưỡng chất ADC nhanh ch̃i phân tích xung chiều cao đợ rợng cửa sổ ngưỡng Khi đầu vào tín hiệu tương tự đạt biên độ tối đa [4], kết bợ so sánh đưa vào bợ mã hóa đầu kỹ thuật số minh họa hình một hai-bit (hoặc bốn kênh) ADC nhanh Nếu biên độ xung tương tự nằm mức bộ so sánh 3, mã nhị phân ngõ 0010b (tương đương với số thập phân 2)

9 1.3.2.3. ADC xấp xỉ liên tiếp

ADC xấp xỉ liên tiếp minh họa hình Suốt thời gian tăng xung ngõ vào tương tự, chuyển mạch S1 đóng tụ C1 hình thành sườn tăng tín hiệu ngõ vào Khi tín hiệu vào đạt biên độ cực đại, S1 mở, tụ C lưu lớn tín hiệu ngõ vào Sau phát biên đợ đỉnh tín hiệu vào, ADC xấp xỉ liên tiếp bắt đầu chu trình đo Trước hết, bit trọng số cao bộ biến đổi số sang tương tự (DAC) xác lập, bộ so sánh xác định ngõ DAC lớn biên đợ tín hiệu V¬s bit trọng số cao xoá [3, 4] Trái lại, ngõ DAC nhỏ Vs, bit trọng số cao giữ nguyên điều kiện xác lập trức

Kết quả, phép kiểm tra tương tự tiến hành cách bổ sung bit trọng số cao Chu trình lặp lại tất bit kiểm tra Tập hợp bit ghi dịch, điều khiển DAC cuối thời điểm kiểm tra một chữ số biểu thị biên đợ tín hiệu tương tự ngõ vào Chữ số nhị phân Nc địa định vị bợ nhớ mà mợt số đếm cộng thêm để tạo thành biểu đồ đặc trưng cho phổ biên đợ xung Nếu ADC có n bit (2n kênh ), n chu trình kiểm tra địi hỏi đề hồn tất tác vụ phân tích, tác vụ hoàn toàn tương tự tất biên độ xung

S1

Logic điều khiển

Giá trị dịng

Nc Bợ chủn

đổi số -tương tự

Bộ đệm ngõ

Kích hoạt ngõ Giữ/lấy mẫu

Cổng tuyến tính

10

Các chu trình kiểm tra có thể rút gọn cách thay bộ so sánh đơn ADC nhanh Chẳng hạn, mợt ADC xấp xỉ liên tiếp 16 bit mợt ADC nhanh bit sử dụng để xác định bit chu trình đầu tiên, bit chu trình thứ hai bit cịn lại chu trình thứ

1.3.2.4. Một số loại ADC khác

ADC sigma-delta: Dạng ADC trở cơng cụ số hóa âm cho máy tính, thiết bị số hóa phân giải cao giá thành thấp, cho máy xử lí tín hiệu số khơng cần tốc đợ số hóa cao (hoặc font biểu diễn cho phép, đóng vai trị chủn đổi sigma-delta) Bởi đặc tính tần số đáp ứng trung bình tín hiệu tốt ADC đường dốc kép Voltage to Frequency Conversion ADC, phân giải tốt nhiều chuyển đổi xấp xỉ liên tiếp tốt ngang hệ Voltage to Frequency Conversion ADC, phần cứng thì đơn giản lệch, năm gần đây, chuyển đổi sigma-delta trở nên thông dụng ADC không bị phổ biến chuyển đổii flash

ADC mã hóa delta, ADC tích phân sườn đơi đa sườn, ADC mã hoá delta, ADC Pipelined, ADC Integrating

1.3.3.Các yêu cầu kỹ thuật ADC

Độ phân giải :Độ phân giải một ADC biểu thị số bit tín hiệu số đầu Số lượng bit nhiều sai số lượng tử nhỏ, độ xác cao

Dải đợng, điện trở đầu vào: Mức logic tín hiệu số đầu khả chịu tải (nối vào đầu vào)

Độ chính xác tương đối: Nếu lý tưởng hóa tất điểm chuyển đổiphải nằm một đường thẳng Đợ xác tương đối sai số điểm chuyển đổi thực tế so với đặc tuyến chuyển đổi lý tưởng Ngồi cịn u cầu ADC khơng bị bit tồn bợ phạm vi hoạt đợng

Tốc độ chuyển đổi: Tốc độ chuyển đổi xác định thời gian thời gian cần thiết hoàn thành mợt lần chủn đổi A/D Thời gian tính từ xuất tín hiệu điều khiển chuyển đổi đến tín hiệu số đầu ổn định

Hệ số nhiệt độ: Hệ số nhiệt độ biến thiên tương đối tín hiệu số đầu nhiệt độ biến đổi 10 0C phạm vi nhiệt độ hoạt động cho phép với điều kiện mức tương tự đầu vào không đổi

11

Công suất tiêu hao

1.3.4.Sai số biến đổi tương tự - số 1.3.4.1. Sai số tính tốn

Khi biến đổi giá trị tưong tự (Analog) thành số (Digital) với số bit hữu hạn thường xuất sai số hệ thống Các sai số gọi sai số lượng tử Theo hình minh hóa vào khoảng +1/2 ULSB tức có trị số một nửa sai số điện áp vào cần thiết để làm thay đổi mã bit trẻ Nếu một bộ biến đổi D/A ta biến đổi ngược số nhận thành điện áp phát sai số lượng tử dạng tạp âm

Bên cạnh sai số hệ thống lượng tử hố cịn có sai số đáng kể mạch gây Nếu điểm bậc fren đường gấp khúc lý tưởng hình nối liền với ta có mợt đường thẳng với mợt hệ số góc xuất phát từ gốc toạ độ Trong bộ biến đổi A/D thực tế đường thẳng không xuất phát từ điểm (sai số dịch) đợ nghiêng khác (sai số khuếch đại) Sai số khuếch đại dải biến đổi tín hiệu ngun nhân gây đợ lệch số tương đối trị số gia trị số nguyên thuỷ Ngược lại, sai số dịch lại tạo sai số số tuyệt đối

12

Sai số hệ thống lượng tử hoá có thể dẫn tới tình trạng phi tuyến tính đặc tuyến trường hợp bậc không Khi xác định sai số tuyến tính người ta hiệu chỉnh vị trí hiệu chỉnh đợ khuếch đại phát độ lệch lớn điện áp vào đường thẳng lý tưởng Trị số sau giảm sai số lượng tử ½ ULSB thí tổng sai số phi tuyến

1.3.4.2. Sai số động

Trong vôn kế số, xuất phát từ tượng là: suốt thời gian biến đổi thì điện áp vào khơng đổi Khi xử lý tín hiệu, ngược lại điện áp vào lại liên tục biến đổi Trong xử lý số, qua khoảng thời gian ta tiến hành lấy mẫu điện áp biến động lối vào phần tử nhớ-trích mẫu Các số liệu biến đổi thành dạng số nhờ bộ biến đổi A/D Dãy số tương ứng mơ tả đủ xác tín hiệu liên tục lối vào thoả mãn định lý rời rạc hoá: tần số lấy mẫu fA phải

lơn lần tần số lớn tín hiệu fmax Vì thời gian biến đổi bợ biến

đổi A/D cần phải nhỏ 1/2 fmax

Trong phạm vi ứng dụng này, để đánh giá đợ xác tham số bợ biến đổi A/D phần tử nhớ-trích mẫu phải khảo sát kết hợp Thí dụ, khơng có ý nghĩa sử dụng bợ biến đổi A/D 12 bít mà phần tử nhớ-trích mẫu sau thời gian tác động không tăng đến trị số 1/212 ≈ 0,025% dải đo

Một sai số động khác gây độ bất định thời gian ∆tA điểm lấy mẫu kéo theo độ bất định giá trị ∆U điện áp mẫu (hình 8) Thời gian khe tạo mợt đợ trễ cố định Khi tính tốn sai số cực đại ta giả thiết tín hiệu vào hình sin có tần số tần số cực đại cho phép fmax Độ nghiêng lớn đường xuất lúc qua không : dU

dt |t=o = Ûωmax (2)

Từ ta có số biên đợ: ∆𝑈 = 𝑈̂𝜔𝑚𝑎𝑥∆𝑡𝐴 (3)

Nếu cần phải nhỏ trị số mức lượng tử ULSB biến đổi A/D điều kiện thời gian khe có dạng:

∆𝑡𝐴 < 𝑈𝐿𝑆𝐵

𝑈̂𝜔𝑚𝑎𝑥 =

𝑈𝐿𝑆𝐵

2𝑈𝑚𝑎𝑥𝜔𝑚𝑎𝑥

(4)

13

1.3.4.3. Sai số bù, sai số tăng ích sai số tuyến tính

Sai số bù tăng ích ADC giống sai số bù tăng ích bộ khuếch đại Nếu mợt ADC có sai số bù có mợt dịch chuyển hệ thống giá trị điện áp ngưỡng T(k) từ giá trị bình thường T(k) mửc ngưỡng mã Có khả xác định sai số bù từ phép đo điện áp ngưỡng đơn điểm khoảng chuyển đổi Nhưng phép đo có sai số tăng ích sai số phi tuyến, thì thường xác định sai số bù Một phương pháp đo hay dùng phương pháp bình phương nhỏ để đặt giá trị ngưỡng T(k) tới giá trị T(k) lý tưởng Giá trị bù cần thiết để có thích hợp tốt gía trị thực tế với giá trị lý tưởng giá trị bù bộ chuyển đổi

Cũng vậy, sai số tăng ích một khoảng điện áp ngưỡng cao thấp so với giá trị tuyệt đối Một cách tương đương, sai số tăng ích tồn độ rộng thu mã trung bình cao thấp so vói giá trị Q bình thường Thêm vào đỏ, sai số tăng ích có thể đạt cách tạo đường thích hợp (trên đồ thị đặc tuyến) giá trị T(k) với giá trị lý tưởng

Sai số tuyến tính định nghĩa một cách truyền thống đợ phi tuyến tích phân (INL - Integral NonLinearity) độ phi tuyến vi phân (DNL - Differential NonLinearity)

 Độ phi tuyến tích phân

14

Đợ phi tuyến tích phân (INL) [12] giá trị xác định độ lệch cực đại khỏi đường thẳng mối tương quan số kênh lượng ADC Đối với mỗi đỉnh, giá trị kênh lý tưởng Ci quan hệ tới biên độ giá trị thực tế Cr Độ lệch cực đại, ΔCmax, thu theo toàn cự Cmax, định giá trị INL theo phần trăm tính:

INL = (𝐶𝑖−𝐶𝑟)𝑚𝑎𝑥

𝐶𝑚𝑎𝑥 100% (5)

Ở đó: Cr số kênh trung tâm thu từ phép đo thực nghiệm, Ci số kênh lý tưởng từ đường khớp tuyến tính , Cmax số kênh lớn ADC (4K, 8K, 16K,…),

ΔCmax = (Ci – Cr)max (6)

Thông thường INL hệ ADC tốt xấp xỉ ± 0.1% giá trị ưu việt Hình 14 biểu diễn mối quan hệ đường cong định chuẩn giá trị đo đạc hệ thống với đường khớp tuyến tính bậc để tính INL [4]

 Độ phi tuyến vi phân

Độ phi tuyến vi phân (DNL) [12] giá trị xác định biến thiên lớn độ rộng kênh Tất kênh đo phải khởi phát ngẫu nhiên để tích lũy số đếm, sau thời gian dài, phổ liên tục; độ lệch cực đại khỏi giá trị trung bình số đếm cho

15

phép xác định DNL ADC Nếu giá trị trung bình tính cho số đếm Nav, độ lệch cực đại :

ΔNmax = (Nx - Nav)max (7)

Ở NX số đếm kênh x DNL theo phần trăm tính bằng: 𝐷𝑁𝐿 = ∆𝑁𝑚𝑎𝑥

𝑁𝑎𝑣 × 100% (8) 1.4. Vi mạch ADC xấp xỉ liên tiếp AD7899

1.4.1.Mạch tuyến tính hóa thang đối chứng

Mặc dù ADC xấp xỉ liên tiếp có số bit thích hợp đáp ứng đợ phân giải cao hệ phổ kế, song độ phi tuyến vi phân lại không đồng kéo theo ảnh hưởng đến độ phân giải [11, 12] Độ phi tuyến vi phân điển hình ½ bit trọng số thấp (tức 50%) Vấn đế khắc phục cách bổ sung tác vụ tuyến tính hóa nhờ thang đối chứng hình 10

Sau mỗi xung phân tích, bợ đếm bit tăng, kết tương tự bổ sung cho tín hiệu ngõ vào trước phân tích ADC xấp xỉ liên tiếp Giả sử chữ số bộ đếm bit m, thơng qua tác vụ bổ bợ biến đổi ADC xấp xỉ liên tiếp có số kênh cao

16

Về mặt dạng số, trừ bớt giá trị m ngõ ADC xấp xỉ liên tiếp mợt chữ số bù ngược lại vào giá trị bình thường Khi bợ đếm bit tăng tồn dải sau mỡi xung vào, bợ đếm lấy giá trị trung bình trình phân tích biên độ xung dải 256 kênh liền kề ADC xấp xỉ liên tiếp Tác vụ rút gọn độ phi tuyến vi phân xấp xỉ 1%

Ưu điểm ADC xấp xỉ liên tiếp có sử dụng phương pháp tuyến tính hố Thang đối chứng là: độ phi tuyến vi phân thấp, thời gian biến đổi ngắn thời gian biến đổi độc lập với biên độ xung Thời gian biến đổi khoảng từ μs đến 20μs thích hợp với khả phân giải ADC từ 1.000 đến 16.000 kênh

1.4.2.Sơ đồ khối chức

Sơ đồ chức AD7899 mô tả hình 11

1.4.3.Thông số kỹ thuật

 AD7899 bộ biến đổi tương tự sang số nhanh, tiêu thụ công suất thấp,

 14 bit hoạt động với nguồn một chiều 5V, Vi mạch bao gồm thành phần sau:

 Tầng biến đổi A/D xấp xsỉ liên tiếp 2.2μs,

 Tầng khuếch đại giữ lấy mẫu,

 Thế tham chiếu 2.5V,

17

 Tầng giao động phát xung nhịp,

 Mạch xác lập điều kiện ngưỡng tín hiệu,

 Tầng giao diện song song tốc độ cao,

 Vi mạch nhận dải tín hiệu tương tự ngõ vào gồm ±10V; ±5V; ±2,5V; đến 2,5V đến 5V,

 Việc bảo vệ ngõ vào tương tự cho phép ngõ vào không làm nguy hại đến vi mạch,

 Tốc đợ biến đổi có thể điều khiển bộ dao động phát xung nhịp nợi xung nhịp ngồi,

 Tín hiệu khởi phát chu trình biến đổi (COVNST) xác lập chế đợ giữ/lấy mẫu khởi đợng chu trình biến đổi,

 BUSY/EOC chu trình biến đổi chấm dứt,

 Dữ liệu đọc từ bộ biến đổi AD7899 thông qua tuyến liệu song song 14 bit nhờ tín hiệu CS RD,

 Tần suất liệu vào cực AD7899 400kSPS 1.4.4.Chức ngõ vào

Việc mơ tả cấu hình chân vi mạch AD7899 trình bày bảng Bảng Mơ tả chức ngõ vào/ra

Chân số Kí hiệu Mơ tả

1 VREF

Thế tham chiếu ngõ vào/ra, có thể truy cập tham chiếu (2,5V ± 20mV) trích xuất tạo tham chiếu ngồi Tụ liên kết mợt chiều 0.1 μF nối chân đất

2, GND Chân nối đất, chân nên kết nối với đất tương tự hệ thống

3, VINA, VINB Các ngõ vào nhận tín hiệu tương tự

5 VDD Nguồn nuôi dương 5V ± %

7 – 13 DB13–DB7 bit liệu ngõ ba trạng thái, bit liệu 13 MSB

15 VDRIVE

18

Chân số Kí hiệu Mơ tả

16 – 22 DB6 – DB0 Các ngõ liệu ba trạng thái từ bit đến bit Bit LSB

23 BUSY/ EOC̅̅̅̅̅̅

Ngõ bận biến đổi/chấm dứt biến đổi Ngõ dạng số biểu thị một chu trình biến đổi hoàn tất Chức ngõ xác định trạng thái tín hiệu CONVST̅̅̅̅̅̅̅̅̅̅̅ cuối chu trình biến đổi

24 RD̅̅̅̅ Ngõ vào đọc liệu Ngõ vào logic hiệu lực thấp dùng với /CS thấp cho phép xuất liệu ngõ

25 CS̅̅̅ Ngõ vào chọn lựa vi mạch (chip) Thiết bị chọn lựa tín hiệu ngõ vào /CS hiệu lực thấp

26 CONVST̅̅̅̅̅̅̅̅̅̅̅

Ngõ vào logic khởi phát biến đổi Tác vụ chuyển trạng thái từ thấp lên cao ngõ vào xác lập chế độ giữ/lấy mẫu khởi phát biến đổi

27 CLKIN

Ngõ vào xung nhịp biến đổi Khi CLKIN hiệu lực thấp, bộ AD7899 dùng tần số xung nhịp nợi sẵn có để biến đổi

28 STBY̅̅̅̅̅̅̅

Ngõ vào chế độ chuẩn Ngõ vào logic sử dụng để xác lập thiết bị chế độ tiết kiệm lượng chế độ chuẩn Để hoạt động, /STBY phải hiệu lực cao 1.4.5.Những điểm bật AD7899

AD7899 đặc trưng cho kiểu ADC nhanh (2.3μs) với tốc độ lấy mẫu lên đến 400kSPS

AD7899 hoạt động với nguồn 5V công suất tiêu tán 80mW vi mạch lý tưởng ứng dụng tiêu tốn công suất thấp sử dụng hệ thiết bị xách tay (di động)

AD7899 sở hữu chế độ giao diện song song tốc độ cao Giao diện có thể hoạt đợng chế đợ 3V 5V cho phép dễ dàng kết nối với bộ vi xử lý, vi điều khiển xử lí tín hiệu số kiểu 3V 5V

19 1.4.6.Mô tả mạch

1.4.6.1. Bộ phận giữ/lấy mẫu

Bộ khuếch đại giữ/lấy mẫu AD7899 cho phép ADC để biến đổi chính xác tín hiệu ngõ vào thành chữ số 14bit Băng thông ngõ vào mạch giữ/lấy mẫu lớn tốc độ Nyquist ADC ADC hoạt động tốc độ tối đa 400 kSPS (tức mạch giữ/lấy mẫu có thể xử lý tần số ngõ vào vượt 200kHz) Hoạt động mạch giữ/lấy mẫu giúp người thiết kế phát tín hiệu đỉnh (peak detection) Bộ khuếch đại giữ/lấy mẫu kênh ngõ vào sườn lên (CONVST̅̅̅̅̅̅̅̅̅̅̅) AD7899 có khả lấy mẫu đồng thời nhiều kênh Khi chấm dứt chu trình biến đổi tác vụ biến đổi A/D trở chế độ sẵn sàng chờ biến đổi chu trình Thời gian thu nhận bộ khuếch đại giữ/lấy mẫu bắt đầu vào thời điểm

1.4.6.2. Bộ phận tham chiếu

AD7899 có chân tham chiếu nhất, VREF, xuất ngưỡng 2.5V để vi mạch hoạt động theo tần số giao động chuẩn; nối nguồn tham chiếu ngồi để mạch hoạt đợng với tần số xung nhịp

Để sử dụng liệu chức tham chiếu trong, tụ điện liên kết một chiều 0,1 μF nối từ chân VREF xuống đất Điện áp xuất chân nối đến bộ đệm trước đưa vào ADC Nếu điện dùng tham chiếu

 AD7899 28 27 26 25 24 23 22 21 20 19 18 17 16 15 1 2 3 4 5 6 7 8 9 10 11 12 13 14 VREF GND VINB VINA VDD GND DB13 DB12 DB11 DB10 DB9 DB8 DB7 OPGND / STBY CLIN /CONVST /CS / RD BUSY/ *EOC DB0 DB1 DB2 DB3 DB4 DB5 DB6 VDRIVE

20

ngồi, đệm cách ly trở 6kΩ Dung sai tham chiếu nội ± 10 mV 25°C

1.4.6.3. Bộ phận ngõ vào tương tự

AD7899 gồm có ba loại: AD7899-1, AD7899-2, AD7899-3 Đối với thì ngõ vào nhận tín hiệu ± 10V, nhận tín hiệu 5V AD7899-3 nhận tín hiệu ± 2,5V Dòng chảy qua ngõ vào phụ tḥc dải tương tự ngõ vào Dịng lớn tín hiệu lưỡng cực áp đến ngõ vào, ứng với ± 10V

1.4.6.4. Loại AD7899-1

Hình 13 bợ phận ngõ vào tương tự AD7899-1 Ngõ vào hoạt động với dải biên độ ± 10V ± 5V Trong trường hợp ± 5V (tín hiệu lưỡng cực) ngõ VINA VINB nối chung ngõ vào Đối với ± 10V, VINB nối GND ngõ vào cấp cho VINA Các ngõ VINA VINB đối xứng có thể hốn đổi vị trí Đối với AD7899-1, R1 = 4kΩ, R2 = 16kΩ, R3 = 16kΩ R4 = 8kΩ Tầng qua điện trở nối tiếp với tầng trở kháng vào cao bộ khuếch đại giữ/lấy mẫu

Tác vụ chuyển mã diễn với chuỗi giá trị nguyên lẻ liên tiếp LSB (tức 1/2 LSB, 3/2 LSBs, 5/2 LSBs, 7/2LSBs, …) mà độ lớn LSB tuân theo công thức 1LSB = FSR/16.384 Đối với dải + 10V, LSB = 10V/8.192 = 1,22 mV

21

Bảng Bảng mã input/output lý tưởng cho AD7899-1

Ngõ vào tương tự Ngõ số mã chuyển đổi +FSR/2 – 3/2 LSB2 011 110 to 011 111

+FSR/2 – 5/2 LSB 011 101 to 011 110 +FSR/2 – 7/2 LSB 011 100 to 011 101 GND + 3/2 LSB 000 001 to 000 010 GND + 1/2 LSB 000 000 to 000 001 GND – 1/2 LSB 111 111 to 000 000 GND – 3/2 LSB 111 110 to 111 111 –FSR/2 + 5/2 LSB 100 010 to 100 011 –FSR/2 + 3/2 LSB 100 001 to 100 010 –FSR/2 + 1/2 LSB 100 000 to 100 001 1.4.7.Giản đồ thời gian chu trình điều khiển

1.4.7.1. Khởi phát biến đổi

Việc biến đổi bắt đầu cách áp dụng cho tín hiệu sườn dốc lên (𝐶𝑂𝑁𝑉𝑆𝑇̅̅̅̅̅̅̅̅̅̅̅) Tác vụ đặt chức giữ phân tích tín hiệu vào chế độ giữ/lấy mẫu bắt đầu biến đổi Trạng thái biến đổi định tín hiệu chức kép BUSY/(𝐸𝑂𝐶̅̅̅̅̅̅) AD7899 có thể hoạt đợng hai chế độ kết thúc biến đổi (𝐸𝑂𝐶̅̅̅̅̅̅) chế độ bận BUSY Chế độ hoạt động xác định trạng thái (𝐶𝑂𝑁𝑉𝑆𝑇̅̅̅̅̅̅̅̅̅̅̅) cuối chu trình biến đổi

1.4.7.2. Chọn lựa xung nhịp cho chu trình biến đổi

AD7899 có bợ giao đợng nợi dùng để kiểm sốt q trình biến đổi với tần số nội tương ứng chu kỳ xung nhịp 2.2μs Trên sườn lên (𝐶𝑂𝑁𝑉𝑆𝑇̅̅̅̅̅̅̅̅̅̅̅), AD7899 kiểm tra trạng thái chân CLKIN (xung nhịp vào) Nếu CLKIN thấp, AD7899 sử dụng tần số giao động nội để biến đổi; trái lại CLKIN cao (xem hình 1.8), dùng xung nhịp ngồi để biến đổi

22 1.4.7.3. Chế độ EOC

Tín hiệu CONVST̅̅̅̅̅̅̅̅̅̅̅ bình thường cao Khi CONVST̅̅̅̅̅̅̅̅̅̅̅ xuống thấp, mợt chu trình biến đổi bắt đầu Trạng thái tín hiệu CONVST̅̅̅̅̅̅̅̅̅̅̅ kiểm tra cuối chu trình biến đổi Ở chế đợ EOC̅̅̅̅̅̅, tín hiệu RD̅̅̅̅ CS̅̅̅ nối đất cho phép tự động đọc kết biến đổi Giản đồ thời gian cho chế độ hoạt động EOC̅̅̅̅̅̅ thể hình 15

23 1.4.7.4. Chế độ BUSY

Tín hiệu (𝐶𝑂𝑁𝑉𝑆𝑇̅̅̅̅̅̅̅̅̅̅̅) bình thường thấp Khi (𝐶𝑂𝑁𝑉𝑆𝑇̅̅̅̅̅̅̅̅̅̅̅) lên cao, chu trình biến đổi bắt đầu sườn lên Trạng thái tín hiệu (𝐶𝑂𝑁𝑉𝑆𝑇̅̅̅̅̅̅̅̅̅̅̅) kiểm tra cuối chu trình biến đổi Ở chế đợ BUSY BUSY/(𝐸𝑂𝐶̅̅̅̅̅̅) giữ nguyên mức thấp ho đến sườn tăng (𝐶𝑂𝑁𝑉𝑆𝑇̅̅̅̅̅̅̅̅̅̅̅) lên cao Giản đồ thời gian cho chế đợ hoạt đợng BUSY biểu diễn hình 16.

1.4.7.5. Đọc liệu AD7899

Dữ liệu đọc từ vi mạch AD7899 thông qua tuyến liệu 14-bit nhờ tín hiệu (𝐶𝑆̅̅̅̅) (𝑅𝐷̅̅̅̅) Các ngõ vào (𝐶𝑆̅̅̅̅) (𝑅𝐷̅̅̅̅) mở nội bộ để cho phép kết biến đổi hiệu lực tuyến liệu Các đường liệu từ DB0 đến DB13 rời khỏi ba trạng thái (𝐶𝑆̅̅̅̅) (𝑅𝐷̅̅̅̅) có logic thấp Vì vậy, (𝐶𝑆̅̅̅̅) thường trực logic thấp tín hiệu (𝑅𝐷̅̅̅̅) sử dụng để truy cập kết biến đổi Hình 15 hình 16 đặc trưng trình đọc liệu.

24

CHƯƠNG - NGHIÊN CỨU, THIẾT KẾ, XÂY DỰNG KHỐI ADC XÂP XỈ LIÊN TIẾP 8K

2.1. Thiết kế ADC xấp xỉ liên tiếp 8K 2.1.1. Sơ đồ cấu trúc khối

Sơ đồ cấu trúc ADC xấp xỉ liên tiếp 8K cụ thể sau:

25

2.1.2. Nguyên tắc hoạt động giản đồ thời gian

Tín hiệu ngõ dương, đơn cực có biên đợ đủ lớn từ phía khuếch đại phổ kế đưa tới ngõ vào ADC Tín hiệu giữ nguyên trạng thái nhờ mạch lặp lại ngõ vào Mạch kéo dài đỉnh xung làm nhiệm vụ mở rộng thời gian nạp – xả tương ứng với sườn tăng, giảm tín hiệu kéo dài Tác vụ thực nhờ mạch giữ lấy mẫu thông qua tụ nhớ C

Tín hiệu nhớ tụ C tách làm hai nhánh thực song hành hai tác vụ: tác vụ hình thành xung logic để đưa đến tầng điều khiển logic, xung báo cho ADC7899 biết mạch phát đỉnh dò trạng thái đỉnh hiệu lực; đồng thời tín hiệu tương tự đưa đến ngõ vào mạch cợng

Mạch cợng làm nhiệm vụ trợn tín hiệu vừa nêu tín hiệu bổ sai số đợ rợng kênh Kết tín hiệu ngõ mạch cợng đáp ứng u cầu tính chất đồng kênh tín hiệu đưa tới ngõ vào bộ biến đổi AD7899 sau sửa dạng xung Để bộ biến đổi AD7899 hoạt đợng mạch cần có tầng điều khiển logic

Tầng điều khiển logic làm nhiệm vụ sau: tín hiệu start gửi đến AD7899 báo cho vi mạch biết chu trình biến đổi bắt đầu, lúc tín hiệu tương tự ngõ vào biến đổi từ tương tự sang số Q trình làm việc, AD7899 thực mợt chu trình biến đổi 2.2μs thoả mãn 13 bit Khi kết thúc mợt chu trình, bợ biến đổi AD7899 phát tín hiệu trạng thái (Status) để báo cho tầng điều khiển logic biết liệu dạng số BCD sẵn sàng hiệu lực hố tuyến ngõ nợi bộ Khoảng thời gian từ lúc bắt đầu biến đổi đến lúc kết thúc mợt chu trình 13 bit thời gian bận làm việc AD7899; thời gian thể qua độ rộng thời khoảng tín hiệu Busy

Thời gian bận biến đổi Busy bợ AD7899, khối biến đổi ADC cịn có thời gian chết nợi bợ quy trình biến đổi Vì thời gian chết khối ADC Busy cộng với thời gian chết nội bộ Kết tổng thời gian chết Dead time (DT) phía ADC gửi đến phía giao diện MCD xử lý Dữ liệu nợi bộ 13 bit ngõ AD7899 viết tạm thời vào hai byte chốt liệu thấp (D0 ÷D7) cao (D8 ÷D12) Nhờ tín hiệu mở cổng (OC) hiệu lực thấp, liệu hai byte chốt hiệu lực hoá ngõ 13 bit địa ADC từ ADC0 đến ADC12

26

DACC báo cho ADC biết tập hợp liệu chấp nhận; chu trình biến đổi thứ hai bắt đầu Quá trình lặp lại thời gian đòi hỏi phép thu nhận xử lý liệu chấm dứt.Quá trình biến đổi ADC trình bày giản đồ thời gian hình 18

2.1.3. Lưu đồ thuật tốn giải thích lưu đồ

Lưu đồ thuật tốn khối ADC8K trình bày hình 19

Như biết, ADC mợt khối điện tử chức làm nhiệm vụ biến đổi tín hiệu tương tự sang số dùng hệ phổ kế đa kênh để thu nhận kiện xạ (ion hố) Trong q trình biến đổi này, từ mợt tín hiệu ngõ vào biến thiên liên tục theo

27

thời gian trở thành một chữ số lượng tử hoá bất biến theo thời gian phản ánh rõ ADC có bóng dáng tương tự lẫn số Chữ số nhị phân khối giao diện máy tính xử lý, hiển thị phổ Nói cách khác, ADC chịu điều khiển MCD qua phần mềm việc phân tích lưu đồ thuật tốn cho hình 18 vấn đề cần thiết

Khởi phát

Chấm dứt chu trình Tín hiệu vào

Đơn cực, dương ? Dữ liệu sẵn sàng

? MCD chấp nhận Đệm tương tự

Xuất liệu nội bộ Chốt liệu nội bộ

Cho phép đọc liệu

Gửi liệu tới MCD Hiển thị phổ Kéo dài đỉnh xung

Nạp vào tụ nhớ Giữ, lấy mẫu

? E, ∆E

Phát đỉnh Mở cổng trạng thái

Cho phép biến đổi

? E, ∆E

28

Lưu đồ thuật toán hoạt động sau:

Ở trạng thái ban đầu ADC khởi phát, tín hiệu ngõ từ khuếch đại phổ kế (1) kiểm tra cực tính thoả mãn điều kiện Gauss, đơn, phân cực dương thì tín hiệu lặp lại nhờ tầng đệm tương tự ngõ vào

Ngõ tầng đệm bộ kéo dài đỉnh xung (2) biến đổi thành tín hiệu có đợ rợng thời gian tính từ thời điểm bắt đầu tA thời điểm kết thúc tB trình bày giản đồ xung, tín hiệu kéo dài đỉnh xung nạp vào tự nhớ thông qua bộ phận giữ/lấy mẫu (3) thì đỉnh xung (4) phát

Xung đỉnh tín hiệu số đầu tiên cho phép bộ biến đổi A/D nhận biết thời điểm bắt đầu biến đổi từ tín hiệu tương tự sang số Điều kiện để đỉnh phát tín hiệu giữ/lấy mẫu phải thoả mãn điều kiện ngưỡng cửa sổ lượng

29

2.2. Bố trí thí nghiệm hiệu chỉnh thiết bị quét phổ

2.2.1. Bố trí thí nghiệm đo đạc thực nghiệm kiểm tra độ phi tuyến tích phân (INL)

Để kiểm tra INL khối ADC8K, cấu hình thí nghiệm bố trí hình 20 Chương trình thu nhận xử lý phổ sử dụng NRI.exe (được phát triển VC++) để điều khiển khối xử lý liệu MCD8K

Máy phát xung chuẩn kiểu DB2 – BNC hãng Berkeley, USA phát tín hiệu chuẩn đơn cực, dương có thời gian tăng 50 ns, thời gian giảm 20 μs Ngưỡng LLD ≈ 22 mV, ngưỡng ULD ≈ 10000 mV Về mặt ngun tắc, biên đợ tín hiệu ngõ vào tỷ lệ với lượng biên độ quét toàn thang đo 8192 kênh [11] Để đạt điều đó, tiến hành thay đổi bước tăng dần từ đến 10000 mV, số bước kiểm tra 40 Các cặp giá trị tương ứng kênh ghi bảng

Bảng Giá trị cặp thế-kênh thu kiểm tra INLADC8K

STT Thế (mV) Cr Ci ΔC

1 21 26 4.839 -21.161

2 195 164 153.665 -10.335

3 435 335 358.942 23.942

4 694 574 580.470 6.470

Máy phát xung chuẩn DB2-BNC, Berkeley USA Khuếch đại 572A Ortec ADC 8K MCD

8K PC1

ADC 8701 Canberra

MCD

Accuspec PC2 Thiết bị tham chiếu

Thiết bị kiểm tra

30

STT Thế (mV) Cr Ci ΔC

5 937 751 788.313 37.313

6 1195 977 1008.985 31.985

7 1447 1205 1224.526 19.526

8 1693 1401 1434.935 33.935

9 1942 1603 1647.909 44.909

10 2187 1823 1857.463 34.463

11 2447 2037 2079.846 42.846

12 2658 2231 2260.318 29.318

13 2972 2494 2528.889 34.889

14 3203 2687 2726.468 39.468

15 3436 3032 2925.757 -106.243

16 3673 3104 3128.468 24.468

17 3987 3479 3397.039 -81.961

18 4238 3648 3611.724 -36.276

19 4507 3893 3841.805 -51.195

20 4738 4011 4039.384 28.384

21 4984 4321 4249.793 -71.207

22 5241 4491 4469.610 -21.390

23 5491 4733 4683.440 -49.560

24 5683 4891 4847.661 -43.339

25 6054 5218 5164.985 -53.015

26 6272 5381 5351.445 -29.555

27 6472 5545 5522.509 -22.491

28 6783 5828 5788.513 -39.487

29 7038 6059 6006.620 -52.380

30 7375 6307 6294.863 -12.137

31 7579 6483 6469.348 -13.652

32 8016 6826 6843.123 17.123

31

STT Thế (mV) Cr Ci ΔC

34 8555 7306 7304.140 -1.860

35 8733 7508 7456.387 -51.613

36 9195 7814 7851.545 37.545

37 9317 7931 7955.894 24.894

38 9482 8050 8097.022 47.022

39 9517 8115 8126.958 11.958

40 9519 8121 8128.669 7.669

Từ bảng số liệu ghi nhận tiến hành khớp bậc phương trình đường khớp y = 0.85703x – 17.86172 (hình 21), x biểu thị biên đợ tín hiệu ngõ vào, y số kênh kỳ vọng, – 17.86172 biên độ kênh zero 0.85703 độ dốc đường khớp hệ số xác định R2 = 0.99975

Từ hàm khớp y, lần lượt giá trị xi = (21 ÷ 9519) với i chạy từ đến 40 hàm y = 0.85703x – 17.86172 thu 40 giá trị Ci

Từ tính ΔCmax = (Ci – Cr)max = 47.022 Dùng công thức INLADC8K = ΔCmax

Cmax 100% [4] thu được: INLADC8K = ΔCmax

Cmax 100% = 47.022

8121.100% = 0.58% INL hệ RSS: INLADC8K-Canberra = 0.159% Các kết ghi vào bảng

Kênh

32

Bảng Độ phi tuyến tích phân hệ kiểm tra hệ chuẩn

STT INL% Giá trị

1 Hệ tham chiếu chuẩn dùng ADC8K, Canberra 0.159%

2 Hệ dùng ADC8k vừa xây dựng 0.58%

Song song với việc thực nghiệm đó, ta có đường biểu diễn INL hệ tham chiếu thuẩn sau:

2.2.2. Thí nghiệm kiểm tra độ phi tuyến vi phân khối ADC8K (DNLADC8K)

Để kiểm tra DNLADC8K, thí nghiệm bố trí hình 23 Cấu hình gồm có hai nhánh đo độc lập, nhánh hệ chứa ADC cần kiểm tra đặc trưng kỹ thuật hình thành từ khối ADC8K, máy tính, chương trình thu liệu NRI; nhánh hệ thiết bị hãng Canberra gồm AMP 572A, Ortec, ADC 8701, MCD Accuspec V1.1, phần mềm Series 100 máy tính

Máy phát xung DB2 – BNC, Berkeley, USA phát tín hiệu đơn cực, dương đến ngõ vào bộ khuếch đại AMP 572A Thời gian hình thành xung AMP chọn μs để giảm ảnh hưởng thời gian tăng nhanh xung dùng máy phát xung chuẩn

Kênh

33 Chu trình diễn sau:

Xác lập thời gian tăng 50 ns giảm 100 μs máy phát xung ngẫu nhiên Tiến hành hiệu chỉnh tín hiệu ngõ chọn hệ số khuếch đại bộ AMP 572A cho xung quét đơn cực, dương ADC theo dải biên độ cực đại từ 1% đến 100% (từ V đến 10 V có chu kỳ quét giây thời gian đặt trước 36000 giây) Hệ đo xác lập cho số đếm trung bình xấp xỉ 36000, đạt cỡ xung giây (cps) từ máy phát

Hình 24 Phổ tuyến tính vi phân hệ SUT dùng khối ADC8K AMP

572A Ortec

Máy phát xung DB2 – BNC Berkeley, USA

ADC8K MCD8K PC1

ADC 8701 Canberra

MCD AccuSpec

PC2 Thiết bị kiểm

tra

Thiết bị tham

34

Khởi động máy phát xung máy phát xung ngẫu nhiên trình thu liệu chế độ PHA Theo thời gian, số liệu ngẫu nhiên tích luỹ vào tất kênh tạo phổ quét liên tục Phổ tuyến tính vi phân hệ SUT biểu diễn hình 24

Phổ gồm 8K cặp số liệu tương ứng số đếm kênh ghi lại mảng hai chiều Từ bảng số liệu với số đếm toàn dải 8192 kênh ∑8192i=1 xi = 1473706187, suy giá trị trung bình số đếm: Nav  X  179895.7748

Áp dụng công thức DNL = ΔNmax

Nav 100% [9] từ giá trị Nav tìm độ

lệch cực đại 8192 giá trị độ lệch: ΔNmax = (Nx - Nav)max = 2554.52 Vì vậy, đợ phi tuyến vi phân ADC8K tính là: DNLADC8K = (2554.52/179895.7748) x 100% ≈ 1.42% Thăng giáng thống kê số đếm hình 2.10 biểu thị độ phi tuyến vi phân DNLADC8K Bằng cách tính tương tự, thu độ phi tuyến vi phân hệ RSS/DNLRSS ≈ 1.1% Thời gian chết hai hệ lần lượt DTSUT = 0.49% DTRSS = 0.41% Các cặp giá trị hai hệ trình bày bảng

Bảng Kết kiểm tra độ phi tuyến vi phân SUTADC8K RSSAccuspec

TT Thiết bị tđo (s) Vvào (mV) Chế độ tAMP μs Dải kênh Số đếm DT (%) DNL (%) RSSAccuspec 36000 104 PHA 8192 179128 0.41 1.1 SUTADC8K 36000 104 PHA 8192 179012 0.49 1.42 2.2.3. Thí nghiệm kiểm tra Khi bình phương

Khi xử lý tín hiệu ngẫu nhiên từ nguồn xạ, chất lượng đếm hệ đánh giá qua χ2 Trong chuỗi n phép đo xi, giá trị trung bình 𝑥 ̅được tính: Thực nghiệm đo mỡi lần 1000s, tiến hành 15 phép đo liên tục có thể đánh giá chất lượng đếm hệ qua Khi bình phương ( χ2) Trong chuỗi n phép đo xi,

Giá trị trung bình tính sau: 𝑥̅ = ∑ 𝑥𝑖 15

𝑛 (9)

Phương sai thực nghiệm tính theo phương trình:

𝑠2 =

𝑛∑ (𝑥𝑖 − 𝑥̅)

2 𝑛

𝑖=1 (10)

35

Các giá trị thực nghiệm trình bày bảng

Bảng Tổng hợp số liệu đếm thống kê cho phép tính giá trị χ2

i xi 𝑥𝑖 − 𝑥̅ (𝑥𝑖 − 𝑥̅)2

1 89602 -145.33 21121.8

2 89996 248.67 61835.1

3 89512 -235.33 55381.8

4 89984 236.67 56011.1

5 89979 231.67 53669.4

6 89486 -261.33 68295.1

7 89993 245.67 60352.1

8 89986 238.67 56961.8

9 89481 -266.33 70933.4

10 89632 -115.33 13301.8

11 89977 229.67 52746.8

12 89502 -245.33 60188.4

13 89991 243.67 59373.4

14 89605 -142.33 20258.8

15 89484 -263.33 69344.4

𝑥̅ 89747.33

∑ (𝑥𝑖 𝑛

𝑖=1

− 𝑥̅)2 779775.3

s2 51985.02

36

Bảng Bảng so sánh kết χ2 hệ SUT RSS

STT Hệ đo Giá trị

1 SUT2 8.109

2 RSS2 7.495

2.2.4. Kiểm tra độ chuẩn xác số đếm tần suất liệu vào – ADC8K Độ chuẩn xác số đếm hệ thống kiểm tra ADC8K xác định cấu hình 2.5 sử dụng máy phát xung chuẩn kiểu DB2 – BNC hãng Berkeley, USA tiến hành sau: hai hệ SUT RSS phải xác lập thời gian hình thành xung trì phép kiểm tra; khởi phát đồng thời để ghi – đo dừng thời gian đặt trước chấm dứt; máy phát xung chuẩn khởi phát tay, tần số phát chọn thuộc dải fmin = 90 Hz đến fmax = MHz, thời gian đặt trước tpr = 10000s; kiểm tra điều kiện xác lập ngưỡng, cửa sổ để đếm cho hai hệ; tiến hành đo phổ chế độ PHA, hoạt động theo chế độ thời gian thực [11] Độ lệch D% số đếm tích lũy hệ RSS với hệ SUT gọi độ chuẩn xác số đếm chúng tính theo cơng thức: D% =CrC−Ct

r 100% (8) [6];

Trong : Cr số đếm ghi RSS; Ct số đếm tích lũy hệ SUT Khi thời gian trôi qua thời gian đặt trước tpr, hệ đo tự động dừng Kết tích lũy số đếm theo thời gian độ lệch số đếm hai hệ trình bày bảng

Bảng Số đếm tích lũy theo thời gian thực độ lệch số đếm hai hệ đo

Phép đo Thời gian đo (tpr) Tần số Phát (f)

Số đếm Cr RSS

Số đếm Ct SUT

Độ lệch số đếm (D)

1 10000 s 90 Hz 898836 899437 0.067

2 10000 s 500 Hz 4978236 4984116 0.118

3 10000 s kHz 9937265 9942387 0.052

4 10000 s 200 kHz 197946537 198237482 0.147

5 10000 s 700 kHz 6974822513 6989237289 0.207

37

CHƯƠNG - KẾT QUẢ VÀ THẢO LUẬN

Khi kiểm tra tham số đặc trưng kỹ thuật thiết bị chế tạo, việc dựa vào hệ tham chiếu RSS làm sở đánh giá chế độ hoạt động độ tin cậy phương pháp thực hành thể rõ qua số liệu thực nghiệm trình bày bảng đo Theo bảng 6, độ phi tuyến tích phân INLADC8K lớn gấp INLADC8K-Accuspec xấp xỉ 3.7 lần nên ảnh hưởng đến khả ổn định đỉnh phổ, nhiên vì chưa vượt 1% nên giới hạn chấp nhận Ngoài ra, hệ số R2 = 0.99975 cho thấy có mối tương quan mạnh biên độ kênh tương ứng với thăng giáng thống kê 0.025% [1] bảng cho thấy độ phi tuyến vi phân khối ADC8K tương đối tốt so với DNL tham chiếu lệch |1.1−1.42

1.1 | = 0.29, lớn 0.29 lần so với tham chiếu chuẩn Như vậy, DNLADC8K không đạt tiêu chuẩn, song DNLADC8K chấp nhận [11] Trong 15 phép đo kiểm tra χ2, kết χ2 nằm khoảng (3.325 ÷ 16.919) thì phép đếm đạt thăng giáng thống kê bình thường [9] có giới hạn tin cậy 95% Bảng cho thấy χ2 ADC8K thỏa mãn điều kiện vừa nêu nên độ tin cậy đủ cao thăng giáng số đếm

Theo số liệu bảng 10, kết kiểm tra độ chuẩn xác số đếm tần suất liệu vào-ra khối ADC8K cho thấy đợ lệch D1% ÷ D4% < 0.15% tương đối tốt tốc độ xung vào không vượt 200 kHz Kết cho thấy D5% D6% đạt tới 0.332% Như vậy, tần số xung vào đủ lớn (từ 700kHz trở lên) thì độ lệch số đếm tương đối cao so với bình thường Đây một hạn chế khối ADC8K vừa chế tạo phải khắc phục Vì vậy, để tránh liệu hạn chế thời gian chết, tần số xung sử dụng phải nhỏ 700 kHz

Các đặc trưng khối ADC thể bảng 10 Bảng 10 Các đặc trưng khối ADC

Đặc trưng Thông số

Độ phân giải 8192 kênh

Thời gian biến đổi 2.2µs

Lối vào nhận tín hiệu dương, đơn cực có biên đợ [0 ÷ 10] V

Đợ phi tuyến tích phân INLADC8K 0.58%

Độ phi tuyến vi phân DNLADC8K 1.42%

38

39 KẾT LUẬN

 Trong khóa luận thực việc sau:

Tổng quan tình hình nghiên cứu thiết kế thiết bị hạt nhân khối ADC nước giới Tìm hiểu chức cách hoạt động một số loại ADC

Đánh giá ưu nhược điêm loại ADC khác (ADC Willkinson, ADC flash, ADC xấp xỉ liên tiếp)

Đã đưa sơ đồ cấu trúc bộ ADC xấp xỉ liên tiếp 8K, xây dựng lưu đồ thuật tốn giải thích ngun tác hoạt đợng lưu đồ thuật toán, giản đồ thời gian biểu diễn mối tương quan tín hiệu hình thành giao tiếp, nguyên tắc hoạt động Thang đối chứng

Nghiên cứu, thiết kế, xây dựng thành công khối ADC xâp xỉ liên tiếp 8K vi mạch AD7899 có thời gian biến đổi nhanh 2.2µs

Tiến hành thực hiệu chỉnh kiểm tra đợ xác khối ADC vừa xây dựng Thơng qua phát huy khả nghiên cứu vận dụng phương pháp xử lý số liệu, xây dựng cấu đo

Nâng cao khả sử dụng phần mềm hỗ trợ proteus, orcad v.v  Những điểm khóa luận:

Nghiên cứu, xây dựng thành công khối ADC xấp xỉ liên tiếp 8K vi mạch có tốc đợ biến đổi nhanh 2.2µs

Xây dựng đánh giá thực nghiệm ghi – đo việc kiểm tra chất lượng, thông số kỹ thuật thiết bị

 Ý nghĩa khóa luận

Khóa luận có ý nghĩa sâu sắc người thực hiện, giúp người thực đề tài nâng cao chuyên môn, cho phép ứng dụng lý thuyết vào thực tế, giúp người thực phát huy kiến thức

40

TÀI LIỆU THAM KHẢO [1] ADC Canberra (1999), 8701 Multichannel Analyzer

[2] ANALOG DEVICES (1989), V Single Supply 14-Bit 400 kSPS ADC, AD7899

[3] CANBERRA Industries (2007), Analog to Digital Converter Model 8701 [4] EG & G ORTEC (1990), CAMAC ADCs, Memories and Associated Software [5] Genie 2000 Customization Tools Manual, Canberra Industries, Inc.(2002) [6] http://www.inin.gob.mx/mini_sitios/documentos/MRNI-513D0.pdf

[7] http://www.inin.gob.mx/mini_sitios/documentos/MRNI-514DO.pdf

[8] http://www.datasheetdir.com/Single-Supply-Operation-Of-The-Dac0800-And-Dac0802+Application-Notes

[9] IAEA-TECDOC-602 (1991), Quality control of nuclear medicine instruments, Vienna

[10] IM FAST ComTec (2005), Analog to digtal converter Model 7070

41 PHỤ LỤC

Phụ lục Sơ đồ thiết kế ADC XẤP XỈ LIÊN TIẾP 8K

42

43

Phụ lục Phổ ghi nhận

44

Phụ lục Sản phẩm