IV.2 PHÂN TÍCH CHÍNH XÁC MẠCH VDB

Một phần của tài liệu Tài liệu Giáo trình điện tử căn bản ppt (Trang 59 - 61)

e) Laser diode (Light Amplification by Stimulated Emission of Radiation)

IV.2 PHÂN TÍCH CHÍNH XÁC MẠCH VDB

Chúng ta bắt đầu phần này bằng định nghĩa mạch VDB được thiết kế tốt. Đĩ là mạch mà trong đĩ cầu chia thế tỏ ra mạnh (stiff) đối với trở kháng vào của mạch base.

Điện trở nguồn. Trong chương 1 chúng ta đã nĩi đến nguồn thế mạnh như sau:

Nguồn thế mạnh cĩ RS<0.01RL. Nếu thỏa điều kiện này thì thế trên tải chỉ khác giá trị lý tưởng 1%.

Bây giờ chúng ta mở rộng ý tưởng này cho cầu chia thế.

Trước hết tính trở Thevenin của cầu chia thế trên hình 4-3a. Nĩ bằng RTH = R1//R2

Hình 4-3

Do cĩ RTH nên các phân tích chính xác hơn cho mạch VDB phải tính đến RTH như hình 4-3b. Dịng chảy qua điện trở RTH làm giảm thế VBB.

Vậy thế base giảm bao nhiêu so với giá trị lý tưởng? Theo hình 4-3c, nhìn từ cực base chúng ta thấy một điện trở vào RIN. Để cầu chia thế mạnh đối với base thì theo qui tắc 100:1 chúng ta cĩ

R1//R2 < 0.01RIN (4-7)

Cầu chia thế mạnh

Nếu transistor trên mạch hình 4-3c cĩ βdc =100 thì dịng collector lớn hơn dịng base 100 lần hay dịng emitter cũng lớn hơn dịng base 100 lần. Nhìn từ phiá base, trở emitter 100 lần lớn hơn. Tổng quát, khi nhìn từ base điện trở emitter lớn hơn βdc lần.

RIN=βdcRE (4-8) Phương trình (4-7) cĩ thể viết lại như sau

R1//R2<0.01βdcRE (4-9)

Khi cĩ thể, các nhà thiết kế chọn các giá trị của mạch theo qui tắc 100:1 bởi vì nĩ tạo ra mạch cĩ điểm Q siêu ổn định.

Cầu chia thế yếu (firm)

Đơi khi thiết kế cầu chia thế mạnh tạo ra kết qủa là các điện trở R1 và R2 quá bé do đĩ gây ra một số hệ qủa khác. Trong trường hợp này các nhà thiết kế phải thỏa hiệp bằng quy tắc cầu chia thế yếu như sau:

Cầu chia thế yếu nếu thỏa điều kiện

R1//R2<0.1βdcRE (4-10)

Mọi cầu chia thế thỏa mãn qui tắc 10:1 là cầu chia thế yếu. Trong trường hợp xấu nhất, dùng cầu chia thế yếu cĩ thể làm dịng collector giảm 10% so với giá trị cầu chia thế mạnh. Điều này là chấp nhận được trong nhiều ứng dụng bởi vì mạch VDB vẫn cĩ điểm Q đủ ổn định.

Xấp xỉ gần hơn

Để tính chính xác giá trị của dịng IE cĩ thể dùng phương trình sau: IE = (VBB-VBE) / (RE + (R1//R2)/βdc) (4-11)

Phương trình (4-11) cho giá trị IE chính xác hơn. Nhưng (4-11) khá phức tạp. Vì vậy khi cĩ yêu cầu tính tốn chính xác mạch VDB người ta dùng EWB.

Ví dụ: Cầu chia thế trên hình 4-4 cĩ là cầu chia thế mạnh? Tính giá trị chính xác của IE dùng (4-11).

Cầu chia thế mạnh nếu thõa điều kiện R1//R2<0.01βdcRE

Trên hình 4-4, điện trở Thevenin của cầu chia thế bằng R1//R2=10KΩ//2.2KΩ=1.8KΩ

Điện trở vào của base bằng RIN = βdcRE = 200(1KΩ)=200KΩ

Hình 4-4

Điện trở Thevenin của cầu là 1.8KΩ nhỏ hơn 2KΩ (1% của RIN) do đĩ cầu chia thế là mạnh.

Theo (4-11), dịng IE bằng

IE = (1.8V-0.7V)/ (1KΩ+1.8KΩ/200) = 1.09mA

Giá trị này gần với 1.1mA là giá trị tính bằng phân tích đơn giản.

Vậy khi cầu chia thế là mạnh thì chúng ta khơng dùng cơng thức (4-11) để tính IE . Từ nay về sau các tính tốn của chúng ta đối với mạch VDB là theo phân tích đơn giản.

Một phần của tài liệu Tài liệu Giáo trình điện tử căn bản ppt (Trang 59 - 61)

Tải bản đầy đủ (PDF)

(178 trang)