a) Tụ nối vào
CÁC LINH KIỆN BÁN DẪN ĐẶC BIỆT
Transistor lưỡng cực cĩ 2 loại điện tích: electron tự do và lỗ trống. Điều này giải thích tại sao gọi là transitor lưỡng cực. Trong chương này chúng ta sẽ xem xét một loại transistor khác gọi là transistor hiệu ứng trường (field effect transistor- FET). Thiết bị này là đơn cực vì hoạt động của nĩ chỉ dựa trên một loại điện tích hoặc là electron tự do hoặc là lỗ trống. Nĩi cách khác FET chỉ cĩ phần tử tải cơ bản mà khơng cĩ phần tử tải khơng cơ bản.
Đối với hầu hết các ứng dụng tuyến tính, transistor thích hợp hơn. Nhưng cĩ một số ứng dụng, FET lại cĩ nhiều ưu điểm hơn do trở kháng vào cao và một số đặc trưng khác. Mặt khác trong các thiết bị số, FET lại tốt hơn transistor vì nĩ cĩ tốc độ nhanh hơn transistor.
Cĩ 2 loại transistor đơn cực là JFET và MOSFET. Trong chương này sẽ xem xét chúng.
VIII.1 JFET (Junction FET)
Hình 8-1
Hình 8-1a cho thấy một mẩu bán dẫn loại n. Đầu phía dưới gọi là nguồn (Source), đầu phía trên gọi là máng (Drain). Nguồn cung cấp VDD buộc các electron chảy thành dịng từ nguồn đến máng. Để cĩ JFET, nhà máy pha tạp 2 vùng p vào thanh bán dẫn loại n như hình 8-1b. Các vùng bán dẫn loại p này
Hình 8-2a cho thấy mạch phân cực cho JFET.
Hình 8-2
Đối với JFET, chúng ta luơn luơn phân cực ngược diode cổng nguồn. Do phân cực ngược, dịng cổng xấp xỉ bằng 0. Điều này cĩ nghĩa là JFET cĩ điện trở vào bằng vơ cùng (thường là hàng trăm MΩ). Đây là ưu điểm của JFET so với transistor. Đĩ là lý do giải thích vì sao JFET là rất tốt trong các ứng dụng yêu cầu trở kháng vào cao, chẳng hạn bộ lặp lại nguồn (source fllower).
THẾ GATE ĐIỀU KHIỂN DỊNG MÁNG
Trên hình 8-2a, các electron chảy từ nguồn đến máng phải qua kênh hẹp giữa các vùng nghèo. Khi thế phân cực âm hơn, lớp nghèo rộng ra và kênh dẫn của JFET hẹp hơn. Rõ ràng là bằng cách thay đổi thế VGS cĩ thể điều khiển dịng điện chảy giữa nguồn và máng.
JFET là thiết bị điều khiển bởi điện thế vì thế vào điều khiển dịng ra. Trong JFET, thế VGS quy định dịng máng nguồn. Khi VGS bằng 0 dịng máng là cực đại. Khi VGS đủ lớn hai vùng nghèo chạm nhau thì dịng máng bằng khơng.
Hình 8-2b là sơ đồ ký hiệu của JFET kênh n vì kênh dẫn giữa nguồn và máng là bán dẫn loại n. Trong các ứng dụng tần số thấp cực máng D và cực nguồn G là cĩ thể đổi chỗ cho nhau. Nhưng trong các ứng dụng tần số cao thì khơng thể trao đổi D và G vì tụ tạp tán giữa DG và DS là khác nhau đáng kể.
Ngồi JFET kênh n cịn cĩ JFET kênh p. Ký hiệu JFET kênh p như JFET kênh n nhưng mũi tên hướng ngược lại. Hoạt động của JFET kênh p là bổ túc với JFET kênh n.
ĐƯỜNG CONG MÁNG
Hình 8-3a cho thấy một mạch phân cực JFET.
Hình 8-3
Trong mạch này thế VGS bằng nguồn VGG và thế nguồn máng VDS bằng thế nguồn cực máng VDD.
Cố định VGS=0V (bằng cách ngắn mạch cực cổng như hình 8-3b) và bằng cách thay đổi thế VDS chúng ta sẽ thu được đường cong IDS(VDS).
Khi tăng VDS từ giá trị 0, dịng IDS tăng tuyến tính. Khi VDS=VP thì dịng IDS đạt đến giá trị bão hồ IDSS. Khi VDS vượt quá VDS(max) dịng qua JFET tăng nhanh do nĩ bị đánh thủng. Giá trị VP gọi là thế pinchoff.
Vùng tác động của JFET nằm giữa VP và VDS(max). Trong vùng này JFET đĩng vai trị một nguồn dịng cĩ giá trị IDSS khi VGS=0.
Vùng giới hạn bởi thế Vp và VDS=0 gọi là vùng ohmic. Đĩ là vùng mà JFET hoạt động như một điện trở cĩ giá trị bằng:
RDS = VP / IDSS
Chẳng hạn nếu Vp =4V và IDSS=10mA thì RDS = 4V/ 10mA = 400Ω
Khi JFET này hoạt động trong vùng Ohmic nĩ luơn luơn cĩ điện trở bằng 400Ω.
Hình 8-4 là họ đặc tuyến IDS (VDS).
Đường cong trên cùng ứng với VGS=0. Đường cong dưới cùng ứng với trường hợp VGS = -4V, tại đĩ dịng máng hầu như bằng 0. Thế này gọi là thế thắt cực cổng, ký hiệu là VGS(off).
Thế VP=4V và thế VGS(0ff) =-4V
Điều này khơng phải ngẫu nhiên vì ứng với chúng, các vùng nghèo điện tích chạm nhau. Các bảng tra cứu cho một trong hai giá trị này và chúng ta suy ra giá trị cịn lại nhờ phương trình
Vp=-VGS(off) (8-1)
Hình 8-4 (adsbygoogle = window.adsbygoogle || []).push({});
Đường cong truyền dẫn
Đường cong truyền dẫn của JFET là đường cong quan hệ ID và VGS như hình 8-5a.
Hình 8-5
Đường cong truyền dẫn của mọi JFET là giống nhau như hình 8-5. Các điểm đầu cuối của chúng là VGS(off) và IDSS.
Phương trình của đường cong này là:
ID = IDSS(1- VGS / VGS(off) )2 (8-2)