a) Tụ nối vào
VIII.2 PHÂN CỰC JFET
Hình 8-6a cho thấy mạch phân cực cực cổng. Một nguồn âm -VGG áp vào cực cổng thơng qua trở phân cực RG. Điều này tạo ra dịng máng nhỏ hơn dịng máng bảo hồ IDSS. Thế máng bằng
VD = VDD - IDRD (8-3)
Phân cực cực cổng là phân cực kém ổn định nhất. Tuy nhiên người ta hay dùng cách phân cực này khi sử dụng JFET trong vùng điện trở.
PHÂN CỰC TRONG VÙNG TÁC ĐỘNG
Hình 8-5b cho thấy mạch phân cực bằng cầu chia thế.
Hình 8-6 Thế trên điện trở nguồn RS bằng VS = VG - VGS (8-4) Dịng máng
PHÂN CỰC BẰNG NGUỒN ĐƠI
Hình 8-7 cho thấy mạch phân cực cho JFET bằng nguồn đơi. Dịng máng cho bởi
Hình 8-7 ID = (VSS-VGS)/RS
= VSS/RS (8-6)
Theo (8-6) dịng máng gần như khơng phụ thuộc nhiệt độ và bản thân JFET.
TỰ PHÂN CỰC
Hình 8-8 cho thấy mạch tự phân cực của JFET. Dịng máng tạo ra thế trên cực nguồn bằng
VS = IDRS (8-7) Do đĩ thế
VGS = - IDRS (8-8) HỆ SỐ TRUYỀN DẪN CỦA JFET
Để phân tích một mạch khuyếch đại dùng JFET chúng ta định nghĩa hệ số truyền dẫn (Tranconductance) của JFET như sau:
gm = id / vgs (8-8)
Trong đĩ id là dịng máng ac cịn vgs là thế cổng nguồn ac.
gm cho thấy ảnh hưởng của thế nguồn cổng trong việc điều khiển dịng máng. Rõ ràng rằng gm càng lớn thì với vgs cho trước cĩ thể tạo dịng máng lớn hơn. Ví dụ nếu id=0.2mA và vgs=0.1Vpp thì
gm = 0.2mA/ 0.1V = 2.10-3 mho = 2000 µS
Đơn vị của hệ số truyền dẫn là mho hay Siemen (S) Liên hệ giữa gm0 và VGS(off) của một JFET như sau
VGS(off) = -2IDDS/ gm0 (8-10)
Trong đĩ gm0 là gm tại VGS=0.
Hệ số truyền dẫn tại VGS bất kỳ tính theo cơng thức gm = gm0 (1-VGS / VGS(off)) (8-11)