3.5 Kết luận chương 3
Trong chương này, tác giả đã trình bày một thuật toán máy thu mới không cần sử dụng tín hiệu dẫn đường cho máy thu TR-UWB dựa trên kĩ thuật phân tích ma trận (SVD). Đồng thời, một phương án triển khai phép phân tích SVD trên phần cứng đã được trình bày chi tiết bằng cách áp dụng thuật toán CORDIC. Các khối CORDIC tự thiết kế sử dụng những thành phần cơ bản và đơn giản nhất của FPGA như các bộ cộng, bộ dịch bit nhằm nâng cao tốc độ hoạt động và giảm độ phức tạp của máy thu. Việc áp dụng một số cải tiến cho khối CORDIC giúp nâng cao gấp đôi tốc độ xử lý, đồng thời cũng chứng minh sự khả thi khi triển khai trên phần cứng của kiến
trúc máy thu TR-UWB sử dụng thuật toán được đề xuất. Các kết quả này đã được thể hiện trong các bài báo “An Improved Blind Algorithm for Transmit-Reference UWB Receivers”, Tạp chí Khoa học và Công nghệ các trường đại học kĩ thuật số 101 năm 2014 và “Implementation of Singular Value Decomposition in Hardware", Tạp chí Khoa học và Công nghệ các trường đại học kĩ thuật số 103 năm 2014.
Chương 4
Thuật toán đồng bộ cho máy thu UWB IEEE 802.15.4a
Các chương trước đã đưa ra những phương án nhằm giải quyết Vấn đề 1 được trình bày ở chương 1 của luận án. Trong phần tiếp theo, tác giả sẽ tập trung giải quyết vấn đề còn lại: phát triển thuật toán đồng bộ tín hiệu cho máy thu UWB IEEE 802.15.4a, tiến tới việc thiết kế và chế tạo bộ xử lý băng gốc (Baseband DSP) cho máy thu trên phần cứng. Như đã đề cập ở chương 1, cho đến thời điểm hiện tại vẫn chưa có một thuật toán đồng bộ tín hiệu hoàn chỉnh cho máy thu UWB IEEE 802.15.4a. Trong chương này, tác giả sẽ đề xuất một thuật toán đồng bộ tín hiệu mới nhằm giải quyết vấn đề trên. Cụ thể, thuật toán đồng bộ dành cho máy thu không đồng bộ UWB IEEE 802.15.4a được trình bày sau đây có thể hoạt động mà không cần quan tâm việc vị trí máy thu bắt đầu nhận được tín hiệu có thuộc phần SYNC hay không. Quan trọng hơn, thuật toán mới đưa ra một cách xác định giá trị ngưỡng mà không cần sử dụng những thông tin về mức tạp âm, do đó giảm được độ phức tạp tính toán của máy thu nhờ loại bỏ khối đo đạc công suất tạp âm. Không những vậy, với cách tính toán giá trị ngưỡng mới này, máy thu chỉ cần sử dụng bộ ADC tốc độ thấp (cỡ 100MHz) thay vì phải triển khai một bộ ADC với tốc độ lấy mẫu cỡ GHz như trong [14]. Vì vậy, chi phí triển khai máy thu sẽ giảm đi đáng kể. Tuy nhiên, so với thuật toán của [14], thuật toán được phát triển trong chương này có sai số đồng bộ lớn hơn khá nhiều. Cụ thể, sai số đồng bộ mắc phải có thể lên tới một chu kì lấy mẫu (với bộ ADC tốc độ cỡ 100MHz). Tuy nhiên, đối với các ứng dụng truyền tải dữ liệu tốc độ thấp, sai lệch này không ảnh hưởng nhiều đến quá trình giải mã dữ liệu ở máy thu. Vì vậy, thuật toán mới thích hợp để phát triển các ứng dụng tốc độ dữ liệu thấp với tiêu chí tiết kiệm năng lượng và giá thành triển khai thấp như mạng sensor, điều khiển giao thông, giám sát sức khỏe,... Phần cuối của chương dành cho việc triển khai một máy thu UWB IEEE 802.15.4a trên phần cứng HDL/FPGA với trọng tâm là hai khối: đồng bộ tín hiệu sử dụng thuật toán được đề xuất và giải mã dữ liệu.
4.1 Cấu trúc khung tín hiệu IEEE 802.15.4a
Tháng 8-2007, chuẩn IEEE 802.15.4a chính thức được ra mắt, quy định cấu trúc lớp vật lý tiêu chuẩn cho các thiết bị UWB hoạt động trong mạng WPAN tốc độ thấp, trong đó định nghĩa cấu trúc của một khung tín hiệu UWB và những yêu cầu về dạng xung được phép sử dụng. Theo [31], tín hiệu UWB IEEE 802.15.4a được phát đi dưới dạng các khung tín hiệu, mỗi khung được cấu tạo gồm ba phần:
• Tiêu đề đồng bộ (Synchronization HeadeR - SHR): gồm hai đoạn mào đầu đồng bộ (SYNChronization preamble - SYNC) và giới hạn khung (Start of Frame Delimiter - SFD), được phát đi đầu tiên và có chức năng hỗ trợ cho máy thu thực hiện các thao tác đồng bộ, định thời, khôi phục tần số và ước lượng kênh.
• Tiêu đề lớp vật lý (Physical-layer HeadeR - PHR): được gắn ngay sau phần SHR và truyền tải những thông tin cần thiết giúp máy thu giải mã thành công tín hiệu được phát đi như độ rộng phần mào đầu, tốc độ truyền tải dữ liệu, kích thước phần tải tin (chứa dữ liệu) và các bit sửa sai.
• Phần dữ liệu (PHY Service Data Unit - PSDU): được truyền đi sau cùng và mang dữ liệu mong muốn.
4.1.1 Tiêu đề đồng bộ
Theo [31], SHR có cấu trúc gồm hai đoạn khác nhau (Hình 4.1) với chức năng riêng biệt: mào đầu đồng bộ (SYNC) thực hiện chức năng đồng bộ, giám sát và ước lượng kênh, và khối giới hạn khung (SFD) có nhiệm vụ chỉ thị điểm kết thúc phần tiêu đề đồng bộ.
Đoạn SYNC có thể chứa 16, 64, 1024 hoặc 4096 kí tự mào đầu Si với mỗi kí tự được tạo ra bằng cách trải chuỗi cân bằng hoàn hảo{ck}bởi hàmδL(n)có kích thước L kí tự, trong đó,
• {ck} với ck ∈ {−1,0,+1} là một chuỗi kí tự tam phân có đặc tính tự tương quan hoàn hảo và được dùng để định danh cho mỗi mạng PAN hoạt động ở một kênh vật lý UWB với băng tần cho phép,