• δL(n) gồm một kí tự ’1’ và L−1kí tự ’0’ như sau δL(n) = ( 1 n= 0 0 n= 1,2, . . . , L−1 (4.1)
Phép trải chuỗi cân bằng hoàn hảo {ck} với hàm δL(n) được mô hình hóa bởi phương trình toán học:
Si ={ck} ⊗δL(n) (4.2)
trong đó, toán tử ⊗ chỉ thị cho tích Kronecker. Phương trình 4.2 tương đương với việc mỗi kí tự mào đầu Si được hình thành bằng cách chèn L−1 kí tự ’0’ vào giữa
mỗi kí tự của chuỗi {ck} như Hình 4.1.
4.1.2 Khối giới hạn khung
Khối giới hạn khung (SFD) được hình thành tương tự như đoạn SYC. Tuy nhiên, khối SFD không gồm các kí tự mào đầu giống hệt nhau như đoạn SYNC mà được tạo ra bằng cách trải chuỗi mã gồm 8 kí tự [0 +1 0 −1 +1 0 0 −1] (dành cho các ứng dụng truyền tải dữ liệu ở tốc độ mặc định và trung bình) hoặc 64kí tự [0 +1 0
−1 +1 0 0 −1 0 +1 0 −1 +1 0 0 −1 0 +1 0 −1 +1 0 0 −1 0 +1 0 −1 +1 0 0 −1 0
+1 0 −1 +1 0 0 −1 0 +1 0 −1 +1 0 0 −1 0 +1 0 −1 +1 0 0 −1 0 +1 0 −1 +1 0
0 −1](với các ứng dụng truyền tải dữ liệu tốc độ thấp) bởi kí tự mào đầu Si (phép trải tương đương với toán tử Kronecker như ở đoạn SYNC) [31]. Hình 4.1 minh họa cấu trúc của phần SHR với hai đoạn SYNC và SFD (trong trường hợp 8 kí tự).
4.1.3 Phần tiêu đề lớp vật lý và tải dữ liệu
Theo [31], phần PHR/PSDU được điều chế sử dụng phương pháp BPM-BPSK (Burst Position Modulation - Binary Phase-Shift Keying), trong đó, mỗi kí tự dữ liệu có khả năng truyền tải hai bit thông tin: một bit được dùng để xác định vị trí của burst trong kí tự dữ liệu và bit còn lại dùng để điều chế pha (sự phân cực) của chính burst này. Hình 4.2 thể hiện cấu trúc của một kí tự dữ liệu thuộc phần PHR/PSDU.