Trong chương này, tác giả đã phát triển và triển khai một thuật toán đồng bộ cho máy thu TR-UWB. Ưu điểm của thuật toán này là khá linh hoạt trong việc thay đổi cấu hình để phù hợp với các phần cứng khác nhau. Kết quả mô phỏng cũng cho thấy thuật toán đồng bộ được đề xuất có độ chính xác khá tốt ngay cả với tốc độ lấy mẫu và số bit lượng tử hóa thấp. Ngoài ra, việc triển khai thành công máy thu TR-UWB sử dụng thuật toán này trên FPGA chứng tỏ tính khả thi của kiến trúc được đề xuất. Những kết quả trên đã được trình bày trong bài báo “Synchronization Algorithm and FPGA Implementation for Transmit-Reference UWB Receiver”, The Fourth International Conference on Communications and Electronics (ICCE) 2012.
Chương 3
Thuật toán SVD cho máy thu TR- UWB
Trong chương này, một thuật toán máy thu TR-UWB mới được đề xuất sử dụng phép phân tích ma trận (SVD) đã trình bày ở chương 1. Thuật toán mới áp dụng kĩ thuật lấy mẫu theo kiểu“integrate-and-dump” với nhiều mẫu trên một khung giúp tạo nên một máy thu khá linh hoạt theo các yêu cầu khác nhau về chất lượng BER và độ phức tạp tính toán. Một phương án triển khai phép toán SVD trên FPGA sử dụng các khối CORDIC tự thiết kế cũng được trình bày trong chương này. Ngoài ra, các tham số ảnh hưởng đến độ chính xác và thời gian thực thi của khối CORDIC như số vòng lặp tính toán và số lượng bit để biểu diễn của các biến trong thuật toán sẽ được phân tích chi tiết trong phần cuối của chương.
3.1 Máy thu TR-UWB sử dụng SVD