Chương 2 PHÂN TÍCH, THIẾT KẾ CÁC MODULE SUY HAO VÀ DỊCH PHA ĐA TẦNG CHO CÁC HỆ THỐNG THÔNG TIN SUB-6 GHz
2.2 Thiết kế mạch suy hao đa tầng cho hệ thống thông tin sub-6 GHz
2.2.2 Vấn đề lệch pha khi thiết kế khối suy hao
Như đã trình bày trong phần 2.2.1, tối ưu giảm thiểu tổn hao tín hiệu do kí sinh gây ra là ưu tiên hàng đầu, tuy nhiên sự lệch pha của tín hiệu cũng cần được quan tâm và tối ưu.
Ở cấu trúc mạch T/𝜋 được sử dụng có nhúng vào các switches 𝑀1 và 𝑀2, dẫn đến mạch có đáp ứng pha khác nhau tùy vào trạng thái hoạt động. Cụ thể như sau, cấu trúc mạch tương
Nguyễn Hữu Luân
đương trong trạng thái reference chứa tụ shunt 𝐶𝑝, do đó mạch có đặc tính của một mạch lọc thông thấp, và làm trễ pha tín hiệu (𝜃𝑟𝑒𝑓< 0). Và ngược lại ở trạng thái suy hao, mạch tương đương có giá trị tụ series 𝐶𝑠 ký sinh của switch 𝑀1, do đó mạch có đặc tính của một mạch lọc thông cao, khiến tín hiệu bị sớm pha (𝜃𝑎𝑡𝑡𝑡𝑒𝑛 > 0).
Độ lệch pha của tín hiệu được định nghĩa là độ sai lệch tương đối về pha giữa tín hiệu suy hao và tín hiệu reference. Do đó với cấu trúc mạch 𝑇, để đạt được hiệu pha giữa hai tín hiệu bằng 0, thì giá trị tụ ký sinh 𝐶𝑝 và 𝐶𝑠 phải nhỏ nhất có thể. Tuy nhiên việc thiết kế các switches có kích thước nhỏ để giảm thiểu tụ ký sinh, thì đồng thời trở ký sinh tăng lên.
Do đó tối ưu đồng thời độ lệch pha giữa hai trạng thái và giảm thiểu tổn hao tín hiệu là không thể với cấu trúc mạch 𝑇.
Để cân bằng phase ở hai trạng thái hoạt động, tụ bù 𝐶𝑐𝑜𝑚𝑝 được gắn song song với 𝑅2, giúp giảm độ sớm pha của tín hiệu ở trạng thái suy hao. Cấu trúc có gắn thêm tụ bù được gọi là modified T-type [8] như mô tả trong Hình 2-7.
R1 R1
RL
M1 In
NVctrl
Ccomp
Out
Modified T-type R1 R1
RL
M1
M2
NVctrl
Port 1 Port 2
R2
RL
Vctrl
Conventional T-type
M2
R2
RL
Vctrl
Hình 2-7 Mạch modified T-type giúp cân bằng pha giữa hai trạng thái hoạt động Tuy nhiên tụ bù 𝐶𝑐𝑜𝑚𝑝 có tác dụng làm tăng độ trễ pha ở trạng thái reference. Với giá trị tụ bù 𝐶𝑐𝑜𝑚𝑝 đủ nhỏ, khả năng giảm độ sớm pha ở trạng thái suy hao hiệu quả hơn so với trạng thái reference, do đó độ lệch pha của mạch giảm. Cấu trúc modified tuy có thể bù pha, nhưng chỉ phù hợp với các tầng có độ suy hao thấp, giá trị các tụ ký sinh không quá nghiêm trọng. Với tầng suy hao cao hơn thì tụ bù 𝐶𝑐𝑜𝑚𝑝 không còn đủ khả năng để bù lại pha của tín hiệu.
Nguyễn Hữu Luân
Hình 2-8 So sánh tổn hao tín hiệu và độ lệch pha của mạch hình T và mạch ghép Được thể hiện trên Hình 2-8 bên trên, cấu trúc T của mạch suy hao 16 dB và cấu trúc 16 dB bằng cách ghép lại hai tầng 8 dB, cùng với giá trị tối ưu của tụ bù 𝐶𝑐𝑜𝑚𝑝, cũng không thể bù lại độ lệch pha do ký sinh gây ra [9], [10]. Độ lệch pha thấp nhất đạt được sau khi tối ưu với tụ bù là 12o tại 6 GHz. Tuy nhiên tổn hao tín hiệu đồng thời tăng khoảng 0.08 dB. Do đó, với tầng suy hao 16 dB, cấu trúc switched path lại phù hợp hơn trong việc cân bằng về độ lệch pha. Hình 2-9 dưới đây mô tả sơ đồ mạch switched path.
Vctrl
NVctrl NVctrl
Vctrl Vctrl
RFin RFout
NVctrl R1 R1
R2
M1 M2
M3 M4
M5 M6
M7 M8
RL RL
RL RL
RFin RFout
RM1 RM2
CM7 CM8
R1 R2
R3
RFin
RM3
CM5
RFout
RM4
CM6
T-network
Reference State
Attenuation State
Hình 2-9 Mô hình mạch switched path
Hai nhánh trên và dưới được thể hiện trên Hình 2-9 tương ứng lần lượt với hai trạng thái hoạt động reference và trạng thái suy hao. Ở mỗi nhánh đều chứa các cặp switches series (𝑀1− 𝑀4) và switches shunt (𝑀5− 𝑀8) đóng ngắt luân phiên nhau. Trong trạng thái suy hao, tín hiệu đi vào nhánh dưới, qua mạng trở hình T, được thiết kế có độ suy hao chính xác, và ngược lại ở trạng thái reference, tín hiệu đi qua đường bypass ở nhánh trên.
Bộ switches shunt được nhúng vào trong mạch có hai chức năng chính, thứ nhất là tăng cường độ cách ly giữa hai trạng thái hoạt động, thứ hai là giúp cân bằng pha giữa hai
Nguyễn Hữu Luân
nhánh tín hiệu. Tuy nhiên việc sử dụng hai series switches trên mỗi nhánh khiến tổn hao tín hiệu nghiêm trọng hơn so với mạch dạng T.
Hình 2-10 kết quả mô phỏng tổn hao tín hiệu và độ lệch pha của mạch switched path Hình 2-10 là kết quả mô phỏng của mạch switched path, trong đó độ lệch phase đã được cải thiện đáng kể, giảm từ 14𝑜 xuống còn 2.5𝑜. Tuy nhiên tổn hao tín hiệu đồng thời cũng tăng lên 0.4 dB so với cấu trúc ghép hai tầng 8 dB. Mặc dù tổn hao tín hiệu tăng lên nghiêm trọng, nhưng vẫn nhỏ hơn yêu cầu đề ra. Do đó cấu trúc switched path là cấu trúc được lựa chọn cho tầng suy hao 16 dB.
Bảng 2-3 Tổng kết thiết kế của các tầng suy hao.
Attenuation (dB) 16 8 4 2 1 0.5
Topology Switched path Modified 𝜋 Modified T Reduced T
𝑅1 (Ohm) 36.45 51.2 11.3 5.72 N/A N/A
𝑅2 (Ohm) 16.31 100.55 89.02 169.22 195.5 391.57
𝐶𝑐𝑜𝑚𝑝 (fF) 74.3 83.7 91.4 44.6 N/A N/A
Insertion Loss (dB) 0.88 0.453 0.409 0.405 0.084 0.106 Phase error (o) 3.5 4.018 1.721 0.504 1.56 0.7
Bảng tồng kết thiết kế các tầng suy hao được tóm tắt trên Bảng 2-3, trong đó mỗi tầng thiết kế đã được tối ưu với trở kháng hoạt động 50 Ω.