Chương 2 PHÂN TÍCH, THIẾT KẾ CÁC MODULE SUY HAO VÀ DỊCH PHA ĐA TẦNG CHO CÁC HỆ THỐNG THÔNG TIN SUB-6 GHz
3.3 Thiết kế mạch khuếch đại công suất phân tán 35W
3.3.6 Thiết kế tích hợp mạch Balun
Mạch balun-off-chip được sử dụng trong mạch khuếch đại vi sai, phải có đáp ứng băng thông rộng và tổn hao tín hiệu nhỏ. Theo khảo sát các balun trên thị trường Hình 3-31, Balun TCM1-83X+ có băng thông rộng từ 10 MHz – 8 GHz. Tuy nhiên tổn hao tín hiệu lên đến 2.5 dB.
Hình 3-31 Balun-off-Chip trên thị trường
Do đó để tổi ưu hóa hiệu suất của balun và nhằm mục tiêu thiết kế tích hợp mạch khuếch đại công suất vi sai thành một chip hoàn chỉnh, Luận văn thực hiện nghiên cứu thiết kế và khảo sát balun-on-chip, sử dụng công nghệ GaN-450 nm.
Nguyễn Hữu Luân
Khác với các balun-off-chip sử dụng các lõi từ để thực hiện việc chuyển đổi trở kháng, Balun-on-chip sử dụng nguyên lý coupling từ các đường dây truyền sóng để hiện thực hóa. Trong đó, cấu trúc Marchand Balun là loại cấu trúc thông dụng nhất thường thấy trong vi mạch [51]. Mạch Marchand Balun xuất phát từ việc ghép nối 2 mạch direct coupler như Hình 3-32 bên dưới.
Port 1
Port 3
Port 2 Vout(+) Vout(-)
Vin
Port 1
Port 3 Port 2
Vout(+) Vout(-)
Vin
(a) Direct Coupler (b) Marchand Balun
Hình 3-32 Sơ đồ (a) mạch direct coupler và (b) mạch marchand Balun
Thông số [S] của mạch direct coupler [50] được biểu diễn như sau, trong đó C là hệ số coupling:
[𝑆]𝑐𝑜𝑢𝑝𝑙𝑒𝑟 = [
0 𝐶 −𝑗√1 − 𝐶2 0
𝐶 0 0 −𝑗√1 − 𝐶2
−𝑗√1 − 𝐶2 0 0 0
0 −𝑗√1 − 𝐶2 𝐶 0 ]
(40)
Áp dụng điều kiện về điện áp trong mạch Marchand Balun, thông số S của balun được viết lại như sau:
[𝑆]𝑀𝑎𝑟𝑐ℎ𝑎𝑛𝑑 = [
1 − 3𝐶2
1 + 𝐶2 𝑗2𝐶√1 − 𝐶2
1 + 𝐶2 −𝑗2𝐶√1 − 𝐶2 1 + 𝐶2 𝑗2𝐶√1 − 𝐶2
1 + 𝐶2
1 − 𝐶2 1 + 𝐶2
2𝐶2 1 + 𝐶2
−𝑗2𝐶√1 − 𝐶2 1 + 𝐶2
2𝐶2 1 + 𝐶2
1 − 𝐶2 1 + 𝐶2 ]
(41)
Khi nối balun vào tải 𝑍𝐿𝑜𝑎𝑑 và 𝑍𝑖𝑛, thông số S của Balun được viết lại như sau:
Nguyễn Hữu Luân [𝑆]𝑀𝑎𝑟𝑐ℎ𝑎𝑛𝑑
=
[
1 − 𝐶2(2𝑍𝑙𝑜𝑎𝑑 𝑍𝑖𝑛 + 1) 1 + 𝐶2(2𝑍𝑙𝑜𝑎𝑑
𝑍𝑖𝑛 − 1) 𝑗
2𝐶√1 − 𝐶2√𝑍𝑙𝑜𝑎𝑑 𝑍𝑖𝑛 1 + 𝐶2(2𝑍𝑙𝑜𝑎𝑑
𝑍𝑖𝑛 − 1)
−𝑗
2𝐶√1 − 𝐶2√𝑍𝑙𝑜𝑎𝑑 𝑍𝑖𝑛 1 + 𝐶2(2𝑍𝑙𝑜𝑎𝑑
𝑍𝑖𝑛 − 1) 𝑗
2𝐶√1 − 𝐶2√𝑍𝑙𝑜𝑎𝑑 𝑍𝑖𝑛 1 + 𝐶2(2𝑍𝑙𝑜𝑎𝑑
𝑍𝑖𝑛 − 1)
1 − 𝐶2 1 + 𝐶2(2𝑍𝑙𝑜𝑎𝑑
𝑍𝑖𝑛 − 1)
2𝐶2𝑍𝑙𝑜𝑎𝑑 𝑍𝑖𝑛 1 + 𝐶2(2𝑍𝑙𝑜𝑎𝑑
𝑍𝑖𝑛 − 1)
−𝑗
2𝐶√1 − 𝐶2√𝑍𝑙𝑜𝑎𝑑 𝑍𝑖𝑛 1 + 𝐶2(2𝑍𝑙𝑜𝑎𝑑
𝑍𝑖𝑛 − 1)
2𝐶2𝑍𝑙𝑜𝑎𝑑 𝑍𝑖𝑛 1 + 𝐶2(2𝑍𝑙𝑜𝑎𝑑
𝑍𝑖𝑛 − 1)
1 − 𝐶2 1 + 𝐶2(2𝑍𝑙𝑜𝑎𝑑
𝑍𝑖𝑛 − 1) ]
(42)
Thông số [S] được thể hiện trên (42) cho thấy, kết quả tín hiệu ngõ ra của Balun luôn ở dạng vi sai tại tần số trung tâm với mọi tải 𝑍𝐿𝑜𝑎𝑑, và hệ số coupling C. Với điều kiện chuyển đổi công suất 𝑑𝐵(𝑆12) = 𝑑𝐵(𝑆13) = −3𝑑𝐵, thì hệ số coupling tương ứng có dạng như sau:
𝐶 = 1
√2𝑍𝐿𝑜𝑎𝑑
𝑍𝑖𝑛 + 1 (43)
Áp dụng hệ số coupling (43) vào thông số [S] ở (42), thông số [S] mạch Marchand balun được viết lại như sau:
[𝑆]𝑀𝑎𝑟𝑐ℎ𝑎𝑛𝑑 = [
0 𝑗
√2 − 𝑗
√2 𝑗
√2 1 2
1 2
− 𝑗
√2 1 2
1 2 ]
(44)
Thông số [S] ở (44) cho thấy về lý tưởng Marchand Balun sẽ không bao giờ đạt điều kiện về phối hợp trở kháng và cách ly ở ngõ ra vi sai. Để thiết kế balun cần xác định hệ số coupling C tương ứng với tải cần chuyển đổi và được biểu diễn trên (45).
𝐶 = 1
√2𝑍𝐿𝑜𝑎𝑑 𝑍𝑖𝑛 + 1
→ 𝐶 = 1
√3 (−4.77 𝑑𝐵)
(45) Từ hệ số coupling C, trở kháng đặc tính ở hai mode hoạt động chẵn, lẻ được biểu diễn như sau:
Nguyễn Hữu Luân
𝑍𝑜,𝑒 = √2𝑍𝑖𝑛𝑍𝑙𝑜𝑎𝑑 ⋅ 𝐶
1 − 𝐶 = 96.6 (46)
𝑍𝑜,𝑜 = √2𝑍𝑖𝑛𝑍𝑙𝑜𝑎𝑑⋅ 𝐶
1 + 𝐶 = 25.88 (47)
Dựa trên các thông số về hai mode hoạt động chẵn lẻ, độ rộng và khoảng cách giữa các đường dây cần hiện thực hóa tương ứng với 50 𝜇𝑚 và 6 𝜇𝑚. Kết quả layout mạch balun được thể hiện trên Hình 3-33 dưới đây.
Hình 3-33 Thiết kế mạch balun-on-chip
Balun được thiết kế trên Hình 3-33 sử dụng hai lớp kim loại 1 và 2 làm đường dây truyền sóng, giúp tăng khả năng dẫn điện và hệ số coupling, ngoài ra để tiết kiệm không gian, balun được thiết kế có dạng vòng như cuộn cảm. Bản thiết kế trên đều đáp ứng được yêu cầu về DRC rule từ nhà sản xuất. Để đảm bảo khả năng hoạt động của balun, mô phỏng trường điện từ EM được thực hiện và kết quả được trình bày trên Hình 3-34 dưới đây.
ILmin=-1 dB BW=2-6 GHz
BW=2-6 GHz
Differential Phase unbalance
<5 deg BW=1-6 GHz
BW=1-6 GHz Differential Pout unbalance
<0.5 dB
Hình 3-34 Khả năng hoạt động của Balun.
In Out+
Out- In
Out+
Out-
Nguyễn Hữu Luân
Kết quả mô phỏng trên Hình 3-34 cho thấy, Balun chỉ duy trì được hệ số phản xạ tốt trong khoảng từ 2-6 GHz. Ngoài ra tổn hao tín hiệu nhỏ nhất đạt 1 dB ở 3.5 GHz, và lớn dần về 2 bên. Trong đó tại tần số 2 GHz, tổn hao tín hiệu đạt 1.6 dB, và tại tần số 6 GHz, tổn hao tín hiệu đạt 1.8dB. Tuy nhiên về phía tín hiệu vi sai, thì balun thực hiện việc chuyển đổi tốt, khi duy trì được độ lệch biên độ và pha giữa hai tín hiệu vi sai dưới mức 0.5dB/5 deg. Do đó đảm bảo được tín hiệu ở dạng vi sai trong khoảng tần số từ 1-6 GHz. Hình 3-35 bên dưới mô tả testbench mạch khuếch đại vi sai với balun-on-chip được thiết kế ở trên.
Hình 3-35 Testbench mạch khuếch đại công suất vi sai với balun-on-chip
Kết quả mô phỏng mạch khuếch đại vi sai với balun-on-chip được trình bày trên Hình 3-36 bên dưới.
Hình 3-36 Kết quả mô phỏng mạch khuếch đại vi sai với balun-on-chip
Nguyễn Hữu Luân
Khi tín hiệu được cấp vào quá lớn (>30 dBm) dẫn đến kết quả mô phỏng tại một số điểm tần số không đạt được sự hội tụ, do model của thư viện không hỗ trợ tới. Do đó tại một số điểm tần số, kết quả mô phỏng không thể hiện được. Tuy nhiên, tại tần số 3.5 GHz, balun được thiết kế có tổn hao tín hiệu nhỏ nhất, và khi được ghép công suất cho thấy mạch đạt công suất bão hào ngõ ra lên tới 35W, đạt mục tiêu đề ra. Ngoài ra băng thông của mạch được thể hiện trên Hình 3-36, bị giới hạn còn 3-4 GHz, do ảnh hưởng từ balun. Các thông số còn lại như hiệu suất PAE, power gain đều giảm, trong đó PAE, và power gain lần lượt đạt 18% và 10 dB Gain tại 3.5 GHz.
Thông qua việc khảo sát thiết kế balun-on-chip cho thấy thiết kế tại vùng tần số thấp trở nên khó khăn hơn, khi hệ số coupling giữa các đường dây ngày càng yếu khi tần số hoạt động ngày càng thấp. Dẫn đến băng thông hoạt động của balun khó mở rộng được như thiết kế mạch khuếch đại, dẫn đến balun trở thành yếu tố giới hạn băng thông và công suất ngõ ra của mạch khuếch đại vi sai. Trong thực tế ở tần số dưới 6 GHz, các balun sử dụng lõi từ lại có ưu thế hơn khi có thể hoạt động ở tần số thấp.
Việc thiết kế mạch balun-on-chip, giúp đưa ra những đánh giá, và lựa chọn trong việc tối ưu khả năng hoạt động của mạch khuếch đại công suất. Đồng thời giúp đánh giá khả năng tích hợp balun-on-chip cùng với mạch khuếch đại công suất.