Chương 2 PHÂN TÍCH, THIẾT KẾ CÁC MODULE SUY HAO VÀ DỊCH PHA ĐA TẦNG CHO CÁC HỆ THỐNG THÔNG TIN SUB-6 GHz
3.3 Thiết kế mạch khuếch đại công suất phân tán 35W
3.3.3 Vấn đề về tính ổn định của mạch khuếch đại công suất
Sự mất ổn định trong quá trình hoạt động của mạch khuếch đại dẫn tới hiện tượng dao động. Tín hiệu dao động khi xuất hiện thường có biên độ lớn và chèn ép tín hiệu cần khuếch đại, do đó mạch không thể thực hiện được chức năng khuếch đại của mình. Ngoài ra khi hiện tượng dao động xảy ra kéo theo dòng tiêu thụ tăng mạnh, gây nóng các thiết bị đo đạc, và gây hư hại các linh kiện khuếch đại trong mạch.
Do đó kiểm soát và phòng ngừa sự mất ổn định trong thiết kế mạch khuếch đại công suất là nhiệm vụ cần kiểm tra kĩ lưỡng. Thông thường, sự mất ổn định xảy ra với các linh kiện khuếch đại, khi ảnh hưởng của tụ kí sinh 𝐶𝑔𝑑 khiến cho mạch hình thành vòng tròn hồi tiếp. Và điều kiện để dao động xảy ra là khi độ lợi hồi tiếp bằng 1.
Rgs
gmVCgs
Cgs
Cgd
Cds Rds
G D
S
gmVgs
Cgd
S D G RF Choke Stabilize
elements
(a) (b)
Zin
Rp
Rs
Z in
Hình 3-20 Sơ đồ tín hiệu nhỏ với thành phần tụ 𝑪𝒈𝒅 (a) và sơ đồ phân tích trở kháng ngõ vào 𝒁𝒊𝒏 (b)
Xét sơ đồ tín hiệu nhỏ được thể hiện trên Hình 3-20 (a), thành phần tụ 𝐶𝑔𝑑 hình thành vòng tròn hồi tiếp giữa input cực gate và output cực drain. Mặc dù trong thực tế thành phần 𝐶𝑔𝑑 này rất nhỏ (~fF), tuy nhiên kết hợp với cuộn RF choke, thì trở kháng nhìn vào 𝑍𝑖𝑛 < 0, ở tần số thấp. Để đơn giản hóa phép tính, các giá trị tụ và trở ký sinh 𝐶𝑔𝑠, 𝑅𝑔𝑠, 𝐶𝑑𝑠 và 𝑅𝑑𝑠 được bỏ qua. Sơ đồ phân tích ảnh hưởng của tụ 𝐶𝑔𝑑 được thể hiện trên Hình 3-20 (b)
Nguyễn Hữu Luân 𝑍𝑖𝑛 =𝑍𝐶𝑔𝑑 + 𝑍𝑅𝐹𝐶
1 + 𝑔𝑚𝑍𝑅𝐹𝐶 = 1
𝑗𝜔𝐶𝑔𝑑+ 𝑗𝜔𝐿𝑅𝐹𝐶
1 + 𝑗𝑔𝑚𝜔𝐿𝑅𝐹𝐶 = 1 − 𝜔2𝐿𝑅𝐹𝐶𝐶𝑔𝑑 𝑗𝜔𝐶𝑔𝑑− 𝜔2𝑔𝑚𝐿𝑅𝐹𝐶𝐶𝑔𝑑
(35)
𝑍𝑖𝑛 ≈ 1
−𝜔2𝑔𝑚𝐿𝑅𝐹𝐶𝐶𝑔𝑑+ 𝑗𝜔𝐶𝑔𝑑|
𝜔2𝐿𝑅𝐹𝐶𝐶𝑔𝑑≪1
→ 𝑟𝑒(𝑍𝑖𝑛) < 0 (36) Nếu mắc song song với một giá trị trở 𝑅𝑠 thì trở kháng nhìn vào lúc này trở thành 𝑍𝑖𝑛′ = 𝑅𝑝𝑍𝑖𝑛
𝑅𝑝+ 𝑍𝑖𝑛 ≈ 𝑅𝑝
1 + 𝑗𝜔𝑅𝑝𝐶𝑔𝑑− 𝑗𝜔2𝑔𝑚𝑅𝑝𝐿𝑅𝐹𝐶𝐶𝑔𝑑→ 𝑟𝑒(𝑍𝑖𝑛) > 0 (37) Do đó với giá trị trở shunt 𝑅𝑝 nhỏ đã cải thiện phần thực của trở kháng ngõ vào. Tuy nhiên điều kiện 𝜔2𝐿𝑅𝐹𝐶𝐶𝑔𝑑 ≪ 1 chỉ xảy ra với tần số 𝜔 rất nhỏ, do dó phương pháp mắc các trở shunt 𝑅𝑝 ở đầu vào cực gate chỉ phòng ngừa được dao động tần số thấp. Khi hiện tượng dao động xảy ra ở tần số cao hơn, thì cách hiệu quả nhất là mắc trực tiếp điện trở 𝑅𝑠 vào cực gate. Tuy nhiên tín hiệu 𝑅𝐹 bị tổn hao bởi trở nối tiếp 𝑅𝑠. Ngoài ra trong quá trình hoạt động, công suất tổn hao rơi trên trở 𝑅𝑠 được chuyển hóa dưới dạng nhiệt và gây ảnh hưởng đến chất lượng của linh kiện khuếch đại HEMT.
Trong lý thuyết về độ ổn định transistor của Rollete [50], việc đảm bảo hệ số phản xạ luôn nhỏ hơn 1 với điều kiện tải hiện tại là không đủ, bởi hiện tượng dao động xuất hiện khi mạch rơi vào vùng tải không ổn định. Do đó mạch nên được thiết kế hướng tới điều kiện hoạt động ổn định không điều kiện với mọi tải, nếu các hệ số 𝐾, Δ sau thỏa
𝐾 = 1 − |𝑆11|2− |𝑆22|2+ |Δ|2
2|𝑆12𝑆21| > 1; |Δ| = |𝑆11𝑆22− 𝑆12𝑆21| < 1 (38) Hoặc có thể viết lại điều kiện (38) về dạng hệ số 𝜇 như sau
𝜇 = 1 − |𝑆11|2
|𝑆22− Δ𝑆11∗ | + |𝑆12𝑆21|> 1 (39) Tuy nhiên công nghệ III-V có qui trình boost-up nguồn riêng biệt cho các mạch có ứng dụng khuếch đại. Do đặc điểm sử dụng nguồn phân cực Vds rất lớn (48V), khi cấp áp vào đột ngột gây ra hiện tượng quá độ và làm hỏng mạch. Do đó các nguồn phân cực Vds và Vgs được cấp lên tăng dần, cho đến khi mạch đạt được điểm hoạt động tối ưu. Trong quá trình boost-up nguồn, các điểm phân cực thay đổi dần dẫn đến nguy cơ dao động, do các ký sinh trong mạch đã thay đổi. Và khi hiện tượng dao động xảy ra trong lúc boost-up nguồn, các linh kiện trong mạch bị hư hại và không còn khả năng khuếch đại tín hiệu. Do đó yêu
Nguyễn Hữu Luân
cầu thiết kế phải đảm bảo điều kiện ổn định không chỉ với mọi tải, mà trên mọi miền tần số, và mọi miền phân cực.
Hình 3-21 mô tả testbench cuối cùng của mạch khuếch đại phân tán, có tích hợp các phương pháp đảm bảo tính ổn định được trình bày ở trên. Các giá trị trở 𝑅𝑠𝑡𝑎𝑏 được mắc song song với các tụ 𝐶𝑠, tạo đường phân cực cho áp 𝑉𝑔𝑠, ngoài ra các giá trị trở 𝑅𝑠𝑡𝑎𝑏 giúp ổn định transistor. Giá trị trở 𝑅𝑠𝑡𝑎𝑏 được chọn là 500Ω đủ lớn để giảm tối thiểu sự tổn hao với tín hiệu RF.
RF input
RF output
+ -
Backvia Rp
Cbypass
Vgs PADs
PADs RF Choke
Backvia
+ -Vds Rp
Cbypass
Rs
Rstab
Ld0 Ld1 Ld2 Ld(n-1) Ld(n)
Lg0 Lg1 Lg2 Lg(n-1) Lg(n)
Cs1 Cs2 Cs(n-1) Cs(n)
Rstab
Rstab
Rstab
Hình 3-21 Testbench hoàn chỉnh mạch khuếch đại phân tán
Áp dụng testbench trên với thiết kế mạch khuếch đại 8 tầng được mô tả trong Bảng 3-6, và thực hiện việc khảo sát hệ số phản xạ 𝑆11, 𝑆22 trong miền tần số từ 𝐷𝐶 − 20𝐺𝐻𝑧, với các mức điện áp phân cực 𝑉𝑔𝑠 và 𝑉𝑑𝑠 thay đổi liên tục lần lượt từ −4𝑉 → 0𝑉 và từ 0𝑉 → 35𝑉. Kết quả phép khảo sát được thể hiện trên Hình 3-22.
Nguyễn Hữu Luân
Vùng tần số bị dao
động
Vùng áp phân cực Vgs có dao
động
Vùng áp phân cực Vds có
dao động
Output return loss (dB) Input return loss (dB)
Hình 3-22 Kết quả mô phỏng return loss 𝑺𝟏𝟏 và 𝑺𝟐𝟐 theo tần số và điều kiện phân cực của thiết kế 8 tầng trong Bảng 3-6
Hình 3-22 cho thấy mạch không đáp ứng được điều kiện về ổn định trong vùng tần số từ 8 − 12 𝐺𝐻𝑧, tương ứng với vùng phân cực 𝑉𝑔𝑠 từ −2.9𝑉 → 0𝑉 và 𝑉𝑑𝑠 từ 3𝑉 → 30𝑉.
Để đưa mạch quay lại vùng ổn định, các giá trị trở 𝑅𝑠𝑡𝑎𝑏 được giảm xuống còn 40Ω, thì hiện tượng dao động đã không còn xuất hiện trên toàn miền tần số, và toàn điểm phân cực.
Gain reduction in high frequency All return loss < 0dB
With all frequency
All return loss < 0dB With all Vgs All return loss < 0dB With all Vds Output return loss (dB)
Input return loss (dB)
Output return loss (dB) Input return loss (dB)
Output return loss (dB) Input return loss (dB)
Hình 3-23 Kết quả mô phỏng hệ số phản xạ 𝑺𝟏𝟏 và 𝑺𝟐𝟐 khi giảm các giá trị trở 𝑹𝒔𝒕𝒂𝒃 xuống còn 𝟒𝟎𝛀.
Nguyễn Hữu Luân
Độ lợi tín hiệu nhỏ Hình 3-23 ứng với trở 𝑅𝑠𝑡𝑎𝑏 = 40Ω, cho thấy sự suy hao ở vùng tần số lớn, do khi đó giá trị của 𝑅𝑠𝑡𝑎𝑏 là nhỏ hơn rất nhiều so với giá trị dung kháng của 𝐶𝑠. Tụ 𝐶𝑠 lúc này không còn khả năng mở rộng băng thông. Do đó phương án giảm trở 𝑅𝑠𝑡𝑎𝑏 không đạt được băng thông cần thiết cho hệ thống thông tin sub-6 GHz.
Khi độ lợi mạch càng lớn thì độ lợi vòng hồi tiếp cũng tăng theo và làm tăng khả năng xuất hiện dao động. Do đó giảm độ lợi toàn mạch cũng là một phương pháp giúp ổn định hệ thống. Giá trị các tụ 𝐶𝑠 do đó được thiết kế nhỏ hơn, để hạn chế tín hiệu 𝑅𝐹 vào mạch, đồng thời băng thông cũng được cải thiện. Bảng 3-7 bên dưới trình bày giá trị các linh kiện đã được tối ưu để đạt được điều kiện ổn định trong mọi điều kiện hoạt động. Trong đó giá trị trở 𝑅𝑠𝑡𝑎𝑏 được giữ ở mức 500 Ω, ngoài ra độ lợi băng thông được giữ ở mức lớn hơn 8 GHz, đáp ứng được hệ thống thông tin sub-6 GHz.
Bảng 3-7 Bảng giá trị các linh kiện sau khi tối ưu mạch.
Parameters
Stages
1 2 3 4 5 6 7 8
𝐿𝑑 (𝑛𝐻) 1.44 1.4 1.47 1.351 1.116 1.202 0.9 0.63 𝑍𝑑 (Ω) 50.09 49.39 50.61 48.51 44.09 45.76 39.6 33.13 𝐿𝑔 (𝑛𝐻) 0.9 0.9 1.02 1.02 0.9 0.92 0.94 0.94
𝑍𝑔(Ω) 39.06 39.06 41.68 41.66 39.06 39.49 39.92 39.92 𝐶𝑠 (𝑝𝐹) 0.6 0.76 0.78 0.79 0.78 0.78 0.76 0.76
Các giá trị cuộn 𝐿𝑑 được thiết kế có giá trị từ 1.4 nH giảm dần về 0.63 nH tương ứng với trở kháng đặc tính 𝑍𝑑 giảm từ 50 Ω về 33.13 Ω. Việc giảm dần giá trị cuộn, có tác dụng cải thiện công suất bão hòa ở ngõ ra. Đồng thời giá trị tụ 𝐶𝑠 sau khi tối ưu có giá trị tăng dần để bù lại tổn hao do đường gate-line gây ra. Ngoài ra các giá trị của tụ 𝐶𝑠 được tối ưu để đảm bảo ổn định trong mọi điều kiện hoạt động.