KIẾN TRÚC MÁY TÍNH

KIẾN TRÚC MÁY TÍNH Giảng viên: ThS Phan Thanh Toàn v1.0014101224 BÀI ĐƠN VỊ XỬ LÍ TRUNG TÂM Giảng viên: ThS ThS Phan Thanh Toàn v1.0014101224 MỤC TIÊU BÀI HỌC • Liệt kê thành phần vi xử lí • Mô tả kiến trúc RISC kĩ thuật đường ống ống • Phân biệt đặc trưng họ vi xử lí thông dụng: intel 80x86, pentium, v1.0014101224 CÁC KIẾN THỨC CẦN CÓ Để hiểu rõ này, yêu cầu học viên cần có kiến thức liên quan đến môn học sau: • Kỹ thuật số; • Kỹ thuật điện tử số; • Tin học v1.0014101224 HƯỚNG DẪN HỌC • Đọc tài liệu tóm tắt nội dung • Luôn liên hệ lấy ví dụ thực tế học đến vấn đề̀ khái niệm • g ngôn g ngữ g lập p trình Pascal, Sử dụng C,… Để cài đặt số thuật toán học • Làm tập luyện thi trắc nghiệm theo yêu cầu từ g bà v1.0014101224 CẤU TRÚC NỘI DUNG 2.1 Kiến trúc vi xử lí trung tâm Intel 80x86 2.2 Bộ vi xử lí Intel 80386 2.3 Bộ vi xử lí 80486 Pentium v1.0014101224 2.1 KIẾN TRÚC VI XỬ LÍ TRUNG TÂM INTEL 80x86 v1.0014101224 2.1.1 Sơ đồ chân tín hiệu 2.1.2 Truy nhập nhớ thiết bị ngoại vi 2.1.3 Cấu trúc bên vi xử lí 80x86 2.1.4 Tập lệnh 80x86 2.1.1 SƠ ĐỒ VÀ CÁC CHÂN TÍN HIỆU CỦA VI XỬ LÍ 8086/8088 Sơ đồ khối ố 8086 8086 vi xử lí 16 bit intel v1.0014101224 Bus địa chỉ: 20 bit Bus liệu: 16 bit Xung nhịp đồng hồ hệ thống: 4.7 MHz 2.1.1 SƠ ĐỒ VÀ CÁC CHÂN TÍN HIỆU CỦA VI XỬ LÍ 8086/8088 (tiếp theo) Hình 1: Sơ đồ khối 8086 v1.0014101224 2.1.1 SƠ ĐỒ VÀ CÁC CHÂN TÍN HIỆU CỦA VI XỬ LÍ 8086/8088 (tiếp theo) • BIU đơn vị phối ghép bus (Bus Interface Unit): Thực công việc điều khiển hệ thống BUS • EU đơn vị thực thi lệnh (Execution Unit): Chịu trách nhiệm giải mã lệnh, thực thi lệnh phát xung điều khiển thành phần khác hệ thống thống Các ghi đoạn ghi trỏ: 16 bit BIU Bộ điều khiển logic bus (Control System) Hàng đợi lệnh (Instruction Stream Byte Queue – Prefetch Queue): byte v1.0014101224 10 2.2.1 ĐẶC ĐIỂM CHUNG VÀ CÁC THANH GHI (tiếp theo) Thanh ghi cờ 80386 v1.0014101224 VM: Chế độ ảo TF: Cờ bẫy RF: Hồi phục SF: Cờ dấu NT: Lồng nhiệm vụ IOPL: Mức đặc quyền Thanh ghi cờ 80386 ZF: Cờ zero AF: Cờ nhớ phụ OF: Cờ tràn PF: Cờ chẵn lẻ IF: Cờ ngắt g CF: Cờ nhớ 32 2.2.2 TỔ CHỨC BỘ NHỚ • Bộ nhớ tổ chức theo byte Từ (word), Từ = byte • 80386 hoạt động chế độ: Phân đoạn phân trang • 80386 hoạt động chế độ ảo: VXL 80386 hoạt động VXL 8086 • Không gian nhớ:  Không gian vật lý: 4GB;  Không gian logic: 64TB • Chế độ thực:  Chế độ làm việc ngầm định khởi động máy;  Kích thước cực đại nhớ: MB;  Các dây địa chỉ: A2-A19 BE0-BE3 tích cực;  Kích thước đoạn là: 64KB • Chế độ bảo vệ: Làm việc chế độ phân đoạn phân trang v1.0014101224 33 2.2.3 CHẾ ĐỘ PHÂN ĐOẠN BỘ NHỚ • Một ộ số khái niệm ệ  Đoạn nhớ: Là vùng nhớ gồm địa liên tiếp  Mức đặc quyền: Mỗi đoạn nhớ gán cho mức đặc quyền truy cập từ mức - mức 3  Mức 0: Mức cao nhất, dành cho chương trình lõi quản lí tài nguyên hệ thống nhớ (BIOS)  Mức ứ 1: Các phần ầ mềm ề hệ ệ thống ố quản ả líí thiết ế bị ngoại vi cổng ổ vào/ra  Mức 2: Chương trình quản lí hệ thống tệp, thư viện (hệ điều hành) g trình ứng g dụng ụ g  Mức 3: Dành cho chương v1.0014101224 34 2.2.3 CHẾ ĐỘ PHÂN ĐOẠN BỘ NHỚ (tiếp theo) Bảng mô tả đoạn: Chứa thông tin đoạn GDT – Bảng mô tả toàn cục Có loại bảng LDT – Bảng mô tả cục IDT – Bảng mô tả ngắt • Bảng GDT: Dài 64 KB  Quản lí 213 đoạn không gian nhớ toàn cục;  Lưu trữ lệnh HĐH, liệu HĐH;  Tất các nhiệm vụ hệ thống thâm nhập GDT • Bảng ả LDT: Dành h cho h mã ã lệnh, lệ h liệu, l ệ ngăn ă xếp ế ủ trình ì h ứng ứ dụng d  Mỗi nhiệm vụ có bảng LDT riêng; g mô tả đoạn LDT g GDT  Mỗi LDT xác định • Bảng IDT: Được dùng để mô tả địa 256 ngắt VXL v1.0014101224 35 2.2.3 CHẾ ĐỘ PHÂN ĐOẠN BỘ NHỚ (tiếp theo) Bộ nhớ GDTR Bộ mô tả đoạn Bộ mô tả ả đoạn Bộ mô tả đoạn LDT Bộ mô tả đoạn Bộ mô tả đoạn Bộ mô tả đoạn GDT Địa cchỉ sở LDTR Địa sở bảảng Vi xử lí Địa cchỉ sở bbảng LDT n Bộ mô tả LDT Bộ mô tả LDT n Bộ mô tả đoạn Hình 6: Mối quan hệ GDTR, LDTR bảng GDT, LDT v1.0014101224 36 2.2.4 CHẾ ĐỘ PHÂN TRANG BỘ NHỚ Thư mục trang, bảng trang trang: • Không gian địa thực chia thành khối có kích thước nhau, gọi khung trang (frame) • Bộ nhớ logic chia thành khối có kích thước với frame gọi trang • Để thực thi chương trình có n trang cần tìm n frame trống để nạp trang • Thông tin VXL dùng để ánh xạ trang vào frame gọi thư mục trang bảng trang  Thư mục trang có 210 = 1024 điểm vào (mỗi điểm vào 32 bit) Mỗi điểm vào trỏ tới ột t 1024 bảng bả trang t  Bảng trang có 210 = 1024 điểm vào (mỗi điểm vào 32 bit) Mỗi điểm vào trỏ tới 1024 trang (khung trang) • Thư mục trang trang có độ dài 212 = 4KB v1.0014101224 37 2.2.4 CHẾ ĐỘ PHÂN TRANG BỘ NHỚ (tiếp theo) • Thanh ghi CR3 chứa địa sở thư mục trang • Một địa logic đưa vào ánh xạ tới nhớ vật lí theo sơ đồ hình 31 12 21 22 21 Di Directory t T bl Table Off t Offset 12 10 10 P Page Table T bl Physical Address Page Directory PTE PDE with PS=0 32 4-Kbyte Page 20 20 CR3 Hình 7: Ánh xạ địa logic vào địa vật lý v1.0014101224 38 2.2.4 CHẾ ĐỘ PHÂN TRANG BỘ NHỚ (tiếp theo) • Nội dung điểm vào thư mục trang bảng trang có cấu trúc sau:  P: P Trang T có ó tồn tạii nhớ hớ không; khô  R/W: Cho phép đọc/ghi trang;  U/S: Xác định mức ưu tiên người sử dụng hay quản trị trang;  PWT: Kiểm tra hoạt động write-through hay write-back;  PCD: Kiểm tra hoạt động đệm cache trang;  A: Đánh dấu xem bảng trang/trang có truy cập hay không;  D: Đánh dấu trang vừa ghi lên;  PS: Xác định kích thước trang;  G: Đánh dấu trang toàn cục v1.0014101224 39 2.2.5 CHẾ ĐỘ ẢO • 80386 chuyển chế độ 8086 ảo để thực chương trình trình • Trong chế độ 8086 VXL sử dụng cách tính địa segment: Offset • Không gian địa nhớ là: MB • Chạy chương trình chế độ ảo, hệ điều hành sử dụng chương trình giám sát máy ảo v1.0014101224 40 2.3 BỘ VI XỬ LÍ 80486 VÀ PENTIUM 2.3.1 Kiến trúc RISC kỹ thuật đường ống 2.3.2 Bộ vi xử lí 80486 2.3.3 Bộ vi xử lí Pentium v1.0014101224 41 2.3.1 KIẾN TRÚC RISC VÀ KĨ THUẬT ĐƯỜNG ỐNG Kiến trúc CISC RISC • Kiến trúc CISC:  Đơn vị điều khiển vi chương trình hóa;  Có tập tậ lệnh lệ h phức tạp t (nhiều ( hiề lệnh); lệ h)  Phương pháp định vị địa nhớ phức tạp nhiều (7 chế độ) • Kiến trúc RISC:  Đơn vị điều khiển: Thực phần cứng;  Tập lệnh rút gọn (ít lệnh);  Ít chế độ định vị địa nhớ nhớ v1.0014101224 42 2.3.1 KIẾN TRÚC RISC VÀ KĨ THUẬT ĐƯỜNG ỐNG (tiếp theo) Kĩ thuật đường ống (pipeline) • Mỗi lệnh thực qua công đoạn: Nhận lệnh – IF (Inst cstion (Instrucstion Fetch) Giải mã ệ – ID lệnh (Instrucstio n Decode) Nhận toán g – OF hạng (Operand Fetch) Lưu trữ toán g – OS hạng (Operand Store) Thực thi lệnh – E (Execute) • Mỗi ỗ công ô đoạn thực ệ ộ số ố chu kìì máy • Giai đoạn nhận lệnh chiếm nhiều thời gian • ậ đường g ống g kĩ thuật ậ cho lệnh ệ thực ự ệ g gối lên mặt ặ thời g gian Kĩ thuật công đoạn khác thực lệnh • n IF OF E OS n+1 IF OF E OS Thường lệnh kiến trúc RISC có cách mã hóa lệnh đơn giản thời gian giải mã lệnh (ID) không đáng kể v1.0014101224 43 2.3.2 VI XỬ LÍ 80486 • Tích hợp ợp ộ xử lí số dấu chấm động ộ g 80387 • Bộ nhớ cache 8KB điều khiển cache • Bus liệu địa chỉ: 32 bit • Tố độ bus: Tốc b 160 Mbytes/s Mb t / • Tích hợp công nghệ CISC RISC • Sử dụng kĩ thuật đường ống thực thi lệnh v1.0014101224 44 2.3.3 VI XỬ LÝ PENTIUM • Ra đời 1993 • Mật độ tích hợp, tốc độ xung nhịp cao • Dung lượng cache: 16KB 16KB • Bus cục bộ: 64 bit, tốc độ 60/66 MHz • Sử dụng kiến trúc RISC • Sử dụng kiến trúc siêu vô hướng (supperscalar): Một dạng xử lí song song chíp • Có ALU, FPU v1.0014101224 45 TÓM LƯỢC CUỐI BÀI Trong xem xét nội dung sau: v1.0014101224 • Cấu trúc VXL 80x86; • Tổ chức nhớ; • Chế độ bảo vệ phân trang phân đoạn; • Ngoài tìm hiểu VXL Pentium 46 ... từ g bà v1.0014101224 CẤU TRÚC NỘI DUNG 2.1 Kiến trúc vi xử lí trung tâm Intel 80x86 2.2 Bộ vi xử lí Intel 80386 2.3 Bộ vi xử lí 80486 Pentium v1.0014101224 2.1 KIẾN TRÚC VI XỬ LÍ TRUNG TÂM INTEL... Mô tả kiến trúc RISC kĩ thuật đường ống ống • Phân biệt đặc trưng họ vi xử lí thông dụng: intel 80x86, pentium, v1.0014101224 CÁC KIẾN THỨC CẦN CÓ Để hiểu rõ này, yêu cầu học viên cần có kiến. .. 8086/8088 (tiếp theo) • Các ghi định địa byte nhớ 8086  Thanh ghi loại nhớ nhanh máy vi tính  Lưu trữ liệu tạm thời cho tính toán CPU  8086: 20 dây địa  quản lí được: 220 =1MB nhớ nhớ  8086: Các