1. Trang chủ
  2. » Kỹ Thuật - Công Nghệ

Bài giảng kiến trúc máy tính chương 5 phan trung kiên

97 819 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 97
Dung lượng 1,13 MB

Nội dung

Các đặc trưng của hệ thống nhớ Đơn vị truyền unit of transfer • Truyền theo từ nhớ • Truyền theo khối nhớ  Phương pháp truy nhập access method • Truy nhập tuần tự băng từ • Truy nhập

Trang 1

Kiến trúc máy tính

Chương 5

TÍNH

Trang 2

Nội dung chương 5

Trang 3

Phan Trung Kiên 3

 Dung lượng (capacity)

• Độ dài ngăn nhớ (đơn vị là bit)

• Số lượng ngăn nhớ

Trang 4

Các đặc trưng của hệ thống nhớ

 Đơn vị truyền (unit of transfer)

• Truyền theo từ nhớ

• Truyền theo khối nhớ

 Phương pháp truy nhập (access

method)

• Truy nhập tuần tự (băng từ)

• Truy nhập trực tiếp (đĩa từ, đĩa quang)

• Truy nhập ngẫu nhiên (bộ nhớ trong)

Trang 5

• Bộ nhớ khả biến / không khả biến

• Bộ nhớ xóa được / không xóa được

Trang 6

Phân cấp hệ thống nhớ

Từ trái sang phải:

Tập

thanh

ghi

Cache L1

Cache L2

Bộ nhớ chính

Bộ nhớ ngoài

Bộ xử lý

Trang 7

Bộ nhớ bán dẫn

 Phân loại

 Tổ chức chip nhớ bán dẫn

 Thiết kế các modul nhớ bán dẫn

Trang 8

Bộ nhớ bán dẫn

Khả biến Bằng điện,

Random Access

Bằng điện, từng khối

Bộ nhớ đọc - ghi

Flash memory

Bằng điện, mức từng byte

Electrically Erasable

PROM (EEPROM)

Bằng tia cực tím, cả chip

Bộ nhớ hầu như chỉ đọc

Mặt nạ

Không xóa được

Bộ nhớ chỉ đọc

Read Only Memory

(ROM)

Tính thay đổi

Cơ chế ghi

Khả năng xóa

Tiêu chuẩn Kiểu bộ nhớ

Trang 9

ROM (Read Only Memory)

 Là loại bộ nhớ không khả biến

 Lưu trữ các thông tin:

• Thư viện các chương trình con

• Các chương trình hệ thống (BIOS)

• Các bảng chức năng

• Vi chương trình

Trang 10

Các kiểu ROM

 ROM mặt nạ (ROM cố định):

 PROM (Programmble ROM):

trình, chỉ ghi được một lần

 EPROM (Erasable PROM):

trình, ghi được nhiều lần

Trang 11

• Ghi lâu hơn đọc

 Flash memory (bộ nhớ cực nhanh)

• Ghi theo khối

• Xóa bằng điện

Trang 12

RAM (Random Access Memory)

 Bộ nhớ đọc / ghi

 Lưu trữ thông tin tạm thời

 Có hai loại RAM:

• SRAM (Static RAM)

• DRAM (Dynamic RAM)

Trang 15

Ví dụ về DRAM

Trang 16

Tổ chức ô nhớ

 Ô nhớ là phần tử nhớ được 1 bit thông tin

 Các tín hiệu:

Trang 17

.

Trang 18

Các tín hiệu của chip nhớ

 Các đường địa chỉ: A0  An - 1  có 2n

ngăn nhớ.

 Các đường dữ liệu: D0  Dm - 1  độ

dài ngăn nhớ là m bit.

 Dung lượng chip nhớ: 2n x m bit

 Các đường điều khiển:

• Tín hiệu chọn chip: CS (Chip Select)

• Tín hiệu điều khiển đọc: RD / OE

• Tín hiệu điều khiển ghi: WR / WE

Trang 19

Tổ chức của DRAM

 Dùng n đường địa chỉ dồn kênh 

cho phép truyền 2n bit địa chỉ

 Tín hiệu chọn địa chỉ hàng RAS (Row

Address Select)

 Tín hiệu chọn địa chỉ cột CAS

(Column Address Select)

 Dung lượng của DRAM: 22n x m bit

Trang 20

Ví dụ: chip 16Mb DRAM (4M x 4 bit)

Trang 21

Các chip nhớ (nhìn bên ngoài)

Trang 22

Thiết kế modul nhớ bán dẫn

 Dung lượng chip nhớ là 2n x m bit

 Cần thiết kế để tăng dung lượng:

• Tăng độ dài ngăn nhớ (tăng m)

• Tăng số lượng ngăn nhớ (tăng n)

• Kết hợp cả hai loại (tăng m và n)

Trang 23

Tăng độ dài ngăn nhớ

 Ví dụ 1:

Trang 24

D0  D3

D4  D7

Trang 25

Tăng độ dài ngăn nhớ

Bài toán tăng độ dài tổng quát:

 Cho chip nhớ 2n x m bit

 Cần thiết kế modul nhớ 2n x (k.m) bit

 Cần ghép nối k chip nhớ

Trang 26

Tăng số lượng ngăn nhớ

 Ví dụ 2:

Trang 27

Hình vẽ (ví dụ 2)

A0  A11

D0  D3CS

WE OE

A0  A11

D0  D3CS

WE OE

1 1

X

1

1 0

0 1

A Y0

G Y1

A12

D0  D3CS

Trang 28

Tăng số lượng ngăn nhớ

 Bài toán tăng số lượng tổng quát:

 Cho chip nhớ 2n x m bit

 Cần ghép nối modul nhớ: 2k+n x m bit

 Cần ghép nối 2k chip và phải dùng

bộ giải mã k: 2k (k  2k)

Trang 29

Tăng số lượng và độ dài ngăn nhớ

 Ví dụ 3:

Trang 30

Hình vẽ (ví dụ 3)

A0A12

D0D3CS

WE OE

A0A12

D0D3CS

WE OE

A0A12

D0D3CS

WE OE

A0A12

D0D3CS

Trang 31

Tăng số lượng và độ dài ngăn nhớ

 Bài toán tăng số lượng và độ dài tổng quát:

 Cho chip nhớ 2n x m bit

 Cần ghép nối modul nhớ: 2p+n x (q.m) bit

 Cần ghép nối q.2p chip thành 2p bộ, mỗi

bộ q chip và phải dùng bộ giải mã p: 2p (p

 2p)

Trang 32

Bộ nhớ chính

 Các đặc trưng cơ bản

nhiều ngăn nhớ, mỗi ngăn nhớ được gán một

HĐH

Trang 34

.

Trang 35

.

Trang 36

Bank 3

3 7 11 15

4n+3 Địa chỉ

Trang 37

Bộ nhớ cache

 Nguyên tắc chung

 Các kỹ thuật ánh xạ địa chỉ

 Các thuật toán thay thế

 Hoạt động của cache

 Bài tập

Trang 38

Nguyên tắc chung

 Cache có tốc độ nhanh hơn bộ nhớ chính

 Cache được đặt giữa CPU và bộ nhớ

chính nhằm tăng tốc độ truy nhập bộ nhớ

của CPU

 Cache có thể được đặt trên chip CPU

Trang 39

Các khái niệm

• Cache hit (trúng cache): khi CPU truy nhập một từ

• Cache miss (trượt cache): khi CPU truy nhập một từ

• Định vị về thời gian : Một mục thông tin vừa được truy

nhập lại.

lân cận sẽ được truy nhập.

Trang 40

Các khái niệm

 Trao đổi thông tin giữa cache và BNC:

• Cache được chia thành các Line nhớ

 Mỗi Line trong cache được gắn thêm một

Tag để xác định Block nào (của BNC)

đang ở trong Line

Trang 41

.

Trang 42

Các kỹ thuật ánh xạ địa chỉ

 Ánh xạ trực tiếp (direct mapping)

 Ánh xạ liên kết hoàn toàn

(fully associative mapping)

 Ánh xạ liên kết tập hợp

(set associative mapping)

Trang 43

Ánh xạ trực tiếp

Line duy nhất:

i = j mod m

• i: số hiệu Line trong cache

Bm-1  Lm-1 B2m-1  Lm-1

Trang 45

Ánh xạ trực tiếp

• Line : xác định số hiệu Line trong cache

 Cache có 2 r Line, cache chứa 2 r + w ngăn nhớ

 BNC chứa 2( s - r) + r + w = 2 s + w ngăn nhớ

Trang 46

Ví dụ 1

• BNC = 128 MB, cache = 256 KB, line = 32 byte,

• Độ dài ngăn nhớ = 1 byte.

 Giải: Ta có:

• BNC = 128 MB = 2 7 * 2 20 byte = 2 27 byte

• Cache = 256 KB = 2 8 * 2 10 byte = 2 18 byte

• Số lượng Line trong cache: 2 18 /2 5 = 2 13  r = 13

• Số bit của phần Tag: 27 - 13 - 5 = 9, s - r = 9

513

9

Trang 47

Ví dụ 2

210

14

Trang 48

Sơ đồ thực hiện

Trang 49

Nhận xét

 Ưu điểm:

• Dễ thực hiện, vì một Block được ánh xạ

thuật toán chọn Line.

• Thiết kế mạch đơn giản

 Nhược điểm:

• Tỉ lệ cache hit thấp

Trang 50

ánh xạ liên kết hoàn toàn

Trang 51

Sơ đồ thực hiện

Trang 52

Nhận xét

 Ưu điểm:

• Tỉ lệ cache hit cao hơn ánh xạ trực tiếp

vì một Block được phép vào một Line

 Nhược điểm:

• Thiết kế mạch tương đối phức tạp, thể

hiện ở mạch so sánh

Trang 53

i = j mod v

Trang 54

Ánh xạ liên kết tập hợp

 Khi đó, địa chỉ do BXL phát ra gồm:

Trang 55

Ví dụ 1

• Line = 2 5 byte  w = 5

• Dung lượng Set: 2 3 * 2 5 = 2 8 byte

 số lượng Set trong Cache: 2 17 /2 8 = 2 9  d = 9

• Số bit của phần Tag: 29 - 9 - 5 = 15, s - d = 15

59

15

Trang 56

Ví dụ 2

Trang 57

Sơ đồ thực hiện

Trang 58

Nhận xét

 ưu điểm:

• Tỉ lệ cache hit cao vì một Block được

phép vào một Line bất kỳ trong Set, và

Trang 59

Phan Trung Kiên 59

Các thuật toán thay thế

 Kỹ thuật ánh xạ trực tiếp: Không thay được

 Hai kỹ thuật ánh xạ liên kết: có 4 thuật toán

• Random: thay ngẫu nhiên một Block cũ nào đó

Trang 60

Hoạt động của cache

 Đọc:

 Ghi:

BNC

(trong cache) được ghi bị thay đi  ghi vào BNC

Trang 61

Hoạt động của cache

a) Write Through

b) Write Back

Trang 62

Ví dụ cache trên các bộ xử lý Intel

Trang 64

Các đặc tính của đĩa từ

 Đầu từ cố định hay chuyển động

 Đĩa cố định hay thay đổi

Trang 65

Mặt đĩa

Trang 66

Khuôn dạng của một rãnh (track)

Trang 67

Nhiều đĩa

Trang 68

Cylinders

Trang 71

Đĩa mềm

Ổ đĩa mềm

Trang 73

Đĩa cứng

Đĩa

Trục quay Cần mang đầu từ

Cơ cấu chuyển động

Trang 74

 Re dundant Ar ray of In dependent Di sks

 Có 7 loại RAID (RAID 0  RAID 6)

 Không phân cấp RAID

 Tập hợp nhiều đĩa vật lý được HĐH coi như một đĩa (logic) duy nhất

 Dữ liệu được phân bố trên nhiều đĩa vật lý khác nhau

 Dung lượng RAID lên tới hàng nghìn GB

 Do dung lượng lớn  cần có một phần

Trang 76

ánh xạ dữ liệu đối với RAID 0

Trang 77

RAID 1

bản

Trang 78

RAID 2

Trang 80

RAID 4

Trang 81

RAID 5

 Tương tự RAID 4, nhưng parity được phân bố đều trên các đĩa  tránh được tắc nghẽn trên đĩa parity.

 Thường được dùng trong các server mạng

Trang 83

Đĩa quang CD-ROM

 Dung lượng thông dụng: 650MB 

700MB

polycarbonate, bên dưới tráng lớp có khả

năng phản xạ cao, thường là nhôm

 Dữ liệu được lưu trữ nhờ các hốc (pit) và

phần bằng (land)

 Đọc dữ liệu dựa vào sự phản xạ tia laser

Trang 84

Hoạt động của đĩa CD

Nhãn đĩa Tầng bảo vệ (axit acrylic)

Gửi/nhận tia laser

Trang 85

Vận tốc đĩa CD-ROM

 Đĩa nhạc có vận tốc đơn

-Constant Linier Velocity)

 Các tốc độ khác là bội số, ví dụ: 48x, 52x, .

Trang 86

Khuôn dạng CD-ROM

 Mode 0: trường dữ liệu trống

 Mode 1: 2048 byte dữ liệu + sửa lỗi

 Mode 2: 2336 byte dữ liệu

Trang 87

• Hầu hết tương thích với ổ đĩa CD-ROM

• Thay đổi pha

nhau thuộc hai pha khác nhau

Trang 88

Các bộ nhớ quang khác

• Digital Video Disk: chỉ dùng trên ổ đĩa xem video

• Digital Versatile Disk: dùng trên ổ máy tính

Trang 89

Flash disk

 Kết nối qua cổng USB

 Không phải dạng đĩa

 Bộ nhớ bán dẫn cực nhanh (flash memory)

 Dung lượng tăng nhanh

 Thuận tiện

Trang 90

 Băng audio số (DAT)

Trang 91

Phan Trung Kiên 91

Hệ thống nhớ trên PC hiện nay

 Bộ nhớ cache: tích hợp trên chip vi xử lý

 Bộ nhớ chính: tồn tại dưới dạng các

mô-đun nhớ RAM

• SIMM – Single Inline Memory Module

• DIMM - Dual Inline Memory Module

• RIMM – Rambus DRAM

Trang 92

Hệ thống nhớ trên PC (tiếp)

 ROM BIOS chứa các chương trình sau:

 CMOS RAM:

 Video RAM: quản lý thông tin của màn hình

 Các loại bộ nhớ ngoài

Trang 93

Kiến trúc máy tính

HẾT CHƯƠNG 5

Trang 95

Bài tập

bit

bit

bit

Trang 96

Bài tập

 Bài 5: Cho IC nhớ có dung lượng 4K x 8 bit Chỉ dùng Bộ giải mã 3: 8, hãy thiết kế

modul nhớ có dung lượng 8K x 8 bit

 Bài 6: Cho IC nhớ có dung lượng 2K x 8 bit Chỉ dung Bộ giải mã 3:8, hãy thiết kế

modul nhớ có dung lượng 8K x 8 bit

 Bài 7: Cho IC nhớ có dung lượng 8K x 8 bit Chỉ dùng Bộ giải mã 1:2, hãy thiết kế

modul nhớ có dung lượng 32K x 8bit

Trang 97

Bài tập

 Bài 8: Cho IC nhớ có dung lượng 8K x 8 bit Chỉ dùng Bộ giải mã 1:2, hãy thiết kế

modul nhớ có dung lượng 64K x 32 bit

 Bài 9: Cho IC nhớ có dung lượng 8K x 4

bit Chỉ dùng Bộ giải mã 2:4, hãy thiết kế

modul nhớ có dung lượng 64K x 4 bit

Ngày đăng: 22/04/2015, 10:47

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w