Bài giảng kiến trúc máy tính chương 5 hệ thống bộ nhớ

Hà nội, 17 December 2009 HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG Posts and Telecommunications Institute of Technology KIẾN TRÚC MÁY TÍNH Chương V: Hệ thống bộ nhớ Giảng viên: TS. Nguyễn Quý Sỹ Email: synq@ptit.edu.vn Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only. Hà nội, 17 December 2009 Học viện Công nghệ Bưu chính Viễn thông • Giới thiệu • Bảng mạch và mô đun nhớ • RAM tĩnh và RAM động • Hệ thống bộ nhớ hai mức • Bộ nhớ Cache • Bộ nhớ ảo • Bộ nhớ là một phân hệ của máy tính Nội dung Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only. Hà nội, 17 December 2009 Học viện Công nghệ Bưu chính Viễn thông 1. Giới thiệu 2. Bảng mạch và mô đun nhớ 3. RAM tĩnh và RAM động 4. Phân loại ROM 5. Hoạt động của bộ nhớ 6. Hệ thống bộ nhớ phân cấp – Bộ nhớ Cache – Bộ nhớ ảo 7. Ngăn xếp và thủ tục, chương trình con Nội dung (Chỉnh lại) Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only. Hà nội, 17 December 2009 Học viện Công nghệ Bưu chính Viễn thông • Cho đến nay, chúng ta coi bộ nhớ là một mảng các từ bị giới hạn về kích thước chỉ vì số lượng các bit địa chỉ. Life is seldom so easy • Các vấn đề nảy sinh: – Chi phí – Tốc độ – Kích thước – Tiêu thụ năng lượng – Tính không ổn định – etc. • Bạn nghĩ có những vấn đề gì khác sẽ ảnh hưởng tới thiết kế bộ nhớ? 1. Giới thiệu Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only. Hà nội, 17 December 2009 Học viện Công nghệ Bưu chính Viễn thông • Các phần tử bộ nhớ: – Các ô bộ nhớ RAM và các mảng ô – RAM tĩnh-đắt hơn nhưng ít phức tạp hơn – Bộ giải mã cây và giải mã ma trận-cần cho các chip RAM lớn – RAM động-rẻ hơn nhưng cần làm tươi • Tổ chức chip • Định thời • Sản phẩm RAM thương mại SDRAM và DDR RAM – ROM–Bộ nhớ chỉ đọc • Bảng mạch nhớ – Các mảng chip đưa ra nhiều địa chỉ hơn và/hoặc từ rộng hơn – Các mảng chip 2-D và 3-D • Các mô dun bộ nhớ – Các hệ thống lớn có thể có lợi nhờ chia phần bộ nhớ để • Tách riêng truy cập bởi các phần tử hệ thống • Truy cập nhanh tới nhiều từ 1. Giới thiệu (t)-Vấn đề liên quan Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only. Hà nội, 17 December 2009 Học viện Công nghệ Bưu chính Viễn thông • Hệ thống phân cấp bộ nhớ: Từ nhanh và đắt tới chậm và rẻ – Ví dụ: Thanh ghi->Cache–>bộ nhớ chính->Đĩa – Trước hết, chỉ xem xét hai mức lân cận trong hệ thống phân cấp – Cache: Tốc độ cao và đắt tiền • Các dạng: ánh xạ trực tiếp, kết hợp, kết hợp tập hợp – Bộ nhớ ảo-làm cho phân cấp trong suốt • Chuyển đổi địa chỉ từ địa chỉ logic của CPU thành địa chỉ vật lý, chỗ mà dữ liệu thực sự được lưu vào • Quản lý bộ nhớ-chuyển thông tin đi và về như thế nào • Đa lập trình-Cái gì phải làm trong khi chúng ta chờ • TLB giúp về tốc độ xử lý chuyển đổi địa chỉ – Cơ sở cho thành công của các ký thuật cache và bộ nhớ ảo (Sẽ bàn tới vị trí thời gian và không gian). 1. Giới thiệu (t)-Vấn đề liên quan (t) Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only. Hà nội, 17 December 2009 Học viện Công nghệ Bưu chính Viễn thông • Trình tự các sự kiện: – Đọc: • CPU nạp MAR, phát ra Read, và REQUEST • Bộ nhớ chính phát các từ tới MDR • Bộ nhớ chính xác nhận COMPLETE. – Ghi: • CPU nạp MAR và MDR, asserts Write, and REQUEST • Giá trị MDR được ghi vào địa chỉ trong MAR. • Bộ nhớ chính xác nhận COMPLETE. 1. Giới thiệu (t) Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only. Hà nội, 17 December 2009 Học viện Công nghệ Bưu chính Viễn thông • Các điểm bổ sung: – Nếu b<w, bộ nhớ chính phải chuyển giao w/b b-bit. – Một số CPU cho phép đọc và ghi các kích thước từ <w. – Nếu bộ nhớ đủ nhanh hoặc nếu đáp ứng của nó có thể dự báo được thì – COMPLETE có thể đượcomitted. – Một số hệ thống sử dụng tách riêng các đường R, W, và omit REQUEST. 1. Giới thiệu (t) Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only. Hà nội, 17 December 2009 Học viện Công nghệ Bưu chính Viễn thông 1. Giới thiệu (t) 2 32 x82 20 x82 20 x8Dung lượng bit của bộ nhớ2 m xs 2 32 2 20 2 20 Dung lượng từ bộ nhớ, từ có kích thước s 2 m 64168Kích thước bus dữ liệub 888 Số bit trong đơn vị có thể đánh địa chỉ nhỏ nhất s 32 bit20 bit20 bit Số bit trong 1 địa chỉ bộ nhớ logic m 64bits16bits16bitsKích thước từ của CPUw IBM/Moto.Intel 8086Intel 8088Định nghĩa Ký hiệu Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only. Hà nội, 17 December 2009 Học viện Công nghệ Bưu chính Viễn thông • Khi các kiểu dữ liệu có một kích thước từ lớn hơn đơn vị nhỏ nhất của bộ nhớ có thể đánh địa chỉ được, nảy sinh vấn đề: – “Phần có trọng số thấp nhất của từ nằm ở địa chỉ thấp nhất (little Endian, little end first) hoặc – – Phần có trọng số cao nhất của từ năm ở địa chỉ thấp nhất (Big Endian, big end first)? • Ví dụ: Số 16 bit Hexa ABCDH, được lưu ở địa chỉ 0: 1. Giới thiệu (t)-Lưu trữ AB CD msb lsb AB CD 0 1 AB CD 0 1 Little Endian Big Endian Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only. [...]... Ng u nhiên Tr c ti p Trình t Dung lư ng 64-1024B 8KB-8MB 64MB-2GB 8GB 1TB Kho ng l ng 4-10ns 4-20ns 10 -50 ns 10ms 10ms-10s Kích kh i 1t 16 t 16 t 4KB 4KB Băng thông T c đ CLK T c đ CLK h th ng- 10-4000 h th ng 80Mbps 50 MB/s 1MB/s Chi phí/MB Cao $0.002 $0.01 Ph n t thư c Hà n i, 17 December 2009 $10 $. 25 đĩa H c vi n Công ngh Bưu chính Vi n thông Băng t Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com... Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only 2 (t)-Chip SRAM 16Kx1 M ng vuông phù h p v i m u thi t k IC Ch n các hàng riêng bi t t các c t có nghĩa ch 256 x2 =51 2 ph n t m ch thay cho ph n t m ch CS, Chip Select, cho phép các chips trong các m ng đư c ch n riêng bi t Chip này yêu c u 21 chân bao g m c ngu n và đ t, vì v y s phù h p v i đóng gói 22 chân Hà... Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only 2 (t)-Chip SRAM 16Kx4 Có s khác bi t nh gi a chip này và chip trư c, tr b ghép 4, 641 thay vì b ghép 1, 256 1 Chip này yêu c u 24 chân bao g m c ngu n và đ t, vì v y s yêu c u m t đóng gói 24 chân Kích thư c gói và s lư ng chân có th chi ph i chi phí chip Hà n i, 17 December 2009 H c vi n Công ngh Bưu chính... mô đun nh • • Nhu c u b nh r ng hơn và l n hơn trên m t chip Các chip có th đư c t ch c thành các m ch – • • B ng m ch không th là các b ng m ch v t lý, có th nhưng có th bao g m các m ng chip có c u trúc hi n di n trên b ng m ch chính M t b ng m ch ho c t p h p các b ng làm nên trên m t mô đun nh Các mô đun nh : – – – – Th a mãn b x lý–các yêu c u giao di n b nh chính Có th có kh năng làm tư i DRAM... truy c p nhanh hơn các kh i t Hà n i, 17 December 2009 H c vi n Công ngh Bưu chính Vi n thông Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only 2 (t)-C u trúc chung c a m t chip b nh Chip Select s Nhi u chip ch n d dàng l p ghép các chip thành các m ng chip Thư ng thư ng do các c ng AND bên ngoài cung c p A ddr ess m Ad dress Decoder Memory Ce l l A r r... i, 17 December 2009 H c vi n Công ngh Bưu chính Vi n thông Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only 3 (t)-RAM đ ng • • • • • T s phóng trong 4-15ms Làm tươi t đi n b ng cách đ c (c m ng) giá tr trên đư ng bit, khu ch đ i d li u Ghi: Đ t giá tr lên đư ng bit và xác nh n đư ng t Read: n p trư c đư ng bit, xác nh n đư ng t , c m ng giá tr trên đư . viện Công nghệ Bưu chính Viễn thông • Giới thiệu • Bảng mạch và mô đun nhớ • RAM tĩnh và RAM động • Hệ thống bộ nhớ hai mức • Bộ nhớ Cache • Bộ nhớ ảo • Bộ nhớ là một phân hệ của máy tính Nội dung Generated. Công nghệ Bưu chính Viễn thông 1. Giới thiệu 2. Bảng mạch và mô đun nhớ 3. RAM tĩnh và RAM động 4. Phân loại ROM 5. Hoạt động của bộ nhớ 6. Hệ thống bộ nhớ phân cấp – Bộ nhớ Cache – Bộ nhớ ảo 7 nội, 17 December 2009 HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG Posts and Telecommunications Institute of Technology KIẾN TRÚC MÁY TÍNH Chương V: Hệ thống bộ nhớ Giảng viên: TS. Nguyễn Quý Sỹ Email: