Nghiên cứu chế tạo thiết bị kiểm tra testchip và ic dùng cho đào tạo

Trong quá trình sản xuất wafer thi công các die trên wafer, các test die được tiến hành đồng thời với real die nên các thông số của các thành phần component trên test die cũng là thông s

BÁO CÁO NGHIỆM THU

NGHIÊN CỨU VÀ CHẾ TẠO THIẾT BỊ KIỂM TRA TESTCHIP VÀ IC

DÙNG CHO ĐÀO TẠO

CƠ QUAN QUẢN LÝ CƠ QUAN CHỦ TRÌ

(Ký tên/đóng dấu xác nhận) (Ký tên/đóng dấu xác nhận)

THÀNH PHỐ HỒ CHÍ MINH THÁNG 6 NĂM 2009

TÓM TẮT NỘI DUNG NGHIÊN CỨU

Công nghệ chip tại nước ta đang trong giai đoạn phát triển cùng với sự đầu tư của các tập đoàn, công ty ở nước ngoài Vấn đề lớn hiện nay là nguồn nhân lực có đủ kiến thức và tay nghề để cung cấp cho các công ty này hầu như không có Việc đào tạo trở nên hết sức cần thiết và cấp bách Trường Đại Học Công Nghệ Sài Gòn (STU) đang xây dựng chương trình đào tạo ngành công nghệ chip Một khó khăn ở đây là xây dựng phòng thí nghiệm thực hành, bởi lẽ các thiết bị máy móc chuyên dụng quá đắt tiền

Đề tài tập trung nghiên cứu và chế tạo thiết bị kiểm tra testchip và IC, một loại thiết

bị quan trọng trong quá trình sản xuất chip, dùng trong công đoạn assembly and test Thiết bị được thiết kế và thi công tại Việt Nam sẽ có giá thành khá thấp Sản phẩm của đề tài trước mắt sẽ trang bị cho phòng thí nghiệm thực hành trong chương trình đào tạo sinh viên ngành công nghệ chip Mục tiêu xa hơn là có thể cải tiến, nâng cao

độ chính xác và độ tin cậy để có thể đáp ứng cho nhu cầu thực tế

Tính năng đạt được của thiết bị:

• Là một thiết bị test tự động, hoạt động dưới sự điều khiển của máy tính

• Kiểm tra các thông số của test die trên wafer

• Kiểm tra các thông số kỹ thuật (DC, AC) và tính năng của một số IC thông dụng như EEPROM và các IC số họ 74LS

• Khả năng phát triển tính năng thiết bị trên cơ sở thiết kế thêm các mạch đặc biệt và chương trình test

SUMMARY OF RESEARCH CONTENT

Many companies about chip technology have been investing in Viet Nam such as Intel Corporation The chip technology is just being developing so there is almost no qualified worker to provide for the companies The training is very necessary and urgent The Sai Gon Technology University (STU) is preparing to satisfy the need Unfortunately, it is very difficult to support the chip technology laboratory because all of the related devices are too expensive

The ATE (automatic test equipment) is one of the important devices that are used in assembly and test process Testing is also a course in training program The project will research to make the Chip and IC Testing System to support the laboratory The features of the Chip and IC Testing System are:

• This is an ATE with CAD

• To test some parameters of test dice of a wafer

• To test some parameters (such as DC and AC characteristics) and function of some common ICs (such as EEPROM, 74LS family)

• To be able to develop because of its flexibility

MỤC LỤC

Tóm tắt đề tài I Mục lục II Danh sách các chữ viết tắt IV Danh sách hình V Quyết toán kinh phí VII

PHẦN MỞ ĐẦU 1

1 Đề tài 1

2 Mục tiêu 1

3 Nội dung 1

3.1 Kiểm tra testchip 1

3.2 Kiểm tra IC 3

4 Sản phẩm của đề tài 4

CHƯƠNG I TỔNG QUAN 5

1.1 Nghiên cứu trong và ngoài nước 5

1.2 Tính cần thiết của việc nghiên cứu chế tạo 5

1.3 Ý nghĩa khoa học và khả năng áp dụng thực tiễn 6

CHƯƠNG II NỘI DUNG NGHIÊN CỨU 7

2.1 Các phương pháp testing 7

2.1.1 Continuity test .7

2.1.2 Dòng tiêu thụ I CC .8

2.1.3 Các mức logic ngõ ra V OH / V OL 8

2.1.4 Dòng điện ngõ vào I IH / I IL 9

2.1.5 Dòng điện trên các chân ở trạng thái tổng trở cao I OZH / I OZL .9

2.1.6 Phương pháp đo các đáp ứng thời gian .10

2.1.7 Propagation delay time t PHL - t PLH .11

2.1.8 Setup time t s và hold time t h 11

2.1.9 Propagation delay time t PZH - t PZL - t PHZ - t PLZ .12

2.1.10 Write pulse width t W 12

2.1.11 Tải trong các quá trình AC test .12

2.1.12 Lưu đồ tổng quát .13

2.2 Sơ đồ hệ thống 14

2.3 Thiết kế Chip-ATE 15

2.3.1 Sơ đồ khối chức năng .16

2.3.2 Nguyên lý và các sơ đồ mạch chi tiết 17

2.3.2.1 GND Selector .17

2.3.2.2 Pin Electronic (PE) 19

2.3.2.3 Precision Measurement Unit (PMU) 21

2.3.2.4 Reference Voltage .22

2.3.2.5 Power Supply .27

2.3.2.6 Timing & Controller 29

2.3.2.7 Special tester 32

2.3.3 Firmware .32

2.3.3.1 Lưu đồ chung 35

2.3.3.2 Thủ tục và cấu trúc lệnh 36

2.3.4 PC software .37

2.4 Thiết kế Probe station 41

CHƯƠNG III KẾT QUẢ VÀ THẢO LUẬN 43

3.1 Tính toán sai số 43

3.1.1 Sai số trong các phép đo các thông số DC dùng PMU .43

3.1.2 Sai số trong các phép đo các thông số AC .44

3.2 Kết quả và thảo luận 44

3.2.1 Continuity test .44

3.2.2 DC test AT28C64A 46

3.2.3 DC test họ 74LS .47

3.2.4 AC test AT28C64A 48

3.2.5 AC test họ 74LS .50

3.2.6 Functional test .52

3.2.7 Wafer test .53

3.3 Các bài thí nghiệm thực hành của sinh viên 57

CHƯƠNG IV KẾT LUẬN VÀ ĐỀ NGHỊ 59

4.1 Tổng kết 59

4.2 Các hạn chế và khả năng phát triển 59

4.3 Đề nghị 60

PHỤ LỤC 61

TÀI LIỆU THAM KHẢO 63

DANH SÁCH CÁC CHỮ VIẾT TẮT

VIẾT TẮT THUẬT NGỮ

DUT Device Under Test

MMC Multi Media Card

Z-state High Impedance State

OSC Oscillator

CPU Central Processing Unit

NRZ Non Return to Zero

DNRZ Delayed Non Return to Zero

RZ Return to Zero

ZD Z (high impedance) Drive

SBC Surround By Complement

UART Universal Asynchronous Receiver Transmitter

USART Universal Synchronous Asynchronous Receiver Transmitter

Tx Transmitter

Rx Receiver

SPP Streaming Parallel Port

MSSP Master Synchronous Serial Port

SPI Serial Peripheral Interface

I2C (IIC) Inter-Integrated Circuit

USB Universal Serial Bus

HID Human Interface Device

VID Vender Identification (ID)

PID Produce Identification (ID)

DANH SÁCH HÌNH

SỐ TÊN HÌNH ẢNH TRANG

10 Xác định t PLH bằng cách điều khiển thời gian lấy mẫu tín hiệu 10

11 Propagation delay time Setup time and hold time 11

12 Propagation delay time t PZH - t PZL - t PHZ - t PLZ 12

13 CMOS EEPROM 28Cxx Programming Waveforms 13

32 Các tín hiệu dùng trong quá trình AC test 29

33 Sơ đồ khối mạch Timing & Controller 30

DANH SÁCH HÌNH (tiếp theo)

SỐ TÊN HÌNH ẢNH TRANG

38 Lưu đồ hoạt động tổng quát của các mạch chức năng 35

39 Giao diện Testchip and IC Testing System 38

46 Kết quả Continuity test trên AT28C64A 45

48 Kết quả đo các thông số DC của AT28C64A 46

49 Kết quả đo các thông số DC của 74LS374 47

50 Kết quả đo các thông số DC của 74LS00 48

51 Kết quả đo các thông số AC của AT28C64A 48

54 Kết quả đo các thông số AC của 74LS04 50

55 Kết quả đo các thông số AC của 74LS125 51

56 Kết quả đo các thông số AC của 74LS138 51

57 Kết quả đo các thông số AC của 74LS74 51

58 Kết quả đo các thông số AC của 74LS164 51

59 Kết quả đo các thông số AC của 74LS374 52

62 Sơ đồ của các thành phần có thể tiếp xúc và test được của test die 54

63 Schematic của các thành phần được đo trên test die 54

64 Các MOSFET chụp qua kính hiển vi phóng đại 400 lần 54

65 Cách đo các thông số của MOSFET 55

QUYẾT TOÁN KINH PHÍ GIAI ĐOẠN 1

Đề tài: Nghiên cứu và chế tạo thiết bị kiểm tra Testchip và IC dùng cho đào tạo

Chủ nhiệm: Lê Phước Lâm

Cơ quan chủ trì: Trường Đại Học Công Nghệ Sài Gòn

Thời gian đăng ký trong hợp đồng: từ tháng 3 năm 2008 đến tháng 6 năm 2009

Tổng kinh phí được duyệt: 350.000.000đ

Kinh phí cấp giai đoạn 1: 250.000.000đ

theo thông báo số 7/TB-KHCN ngày 30 tháng 1 năm 2008

ĐVT: 1,000đ

Trong đó

TT Nội dung Kinh phí

Ngân sách Nguồn khác

I Kinh phí được cấp trong năm 250.000.000 250.000.000

II Kinh phí quyết toán trong năm 250.000.000 250.000.000

1 Công chất xám 9.000.000 9.000.000

2 Công thuê khoán 72.000.000 72.000.000

3 Nguyên, nhiên, vật liệu, dụng cụ, phụ tùng, văn phòng phẩm 130.870.000 130.870.000

5 Xét duyệt, giám định, nghiệm thu 4.500.000 4.500.000

9 Chi phí điều hành 9.000.000 9.000.000

QUYẾT TOÁN KINH PHÍ GIAI ĐOẠN 2

Đề tài: Nghiên cứu và chế tạo thiết bị kiểm tra Testchip và IC dùng cho đào tạo

Chủ nhiệm: Lê Phước Lâm

Cơ quan chủ trì: Trường Đại Học Công Nghệ Sài Gòn

Thời gian đăng ký trong hợp đồng: từ tháng 3 năm 2008 đến tháng 6 năm 2009

Tổng kinh phí được duyệt: 350.000.000đ

Kinh phí cấp giai đoạn 1: 250.000.000đ

theo thông báo số 7/TB-KHCN ngày 30 tháng 1 năm 2008

Kinh phí cấp giai đoạn 2: 65.000.000đ

theo thông báo số 289/TB-SKHCN ngày 22 tháng 12 năm 2008

ĐVT: 1,000đ

Trong đó

TT Nội dung Kinh phí

Ngân sách Nguồn khác

I Kinh phí được cấp trong năm 65.000.000 65.000.000

II Kinh phí quyết toán trong năm 100.000.000 100.000.000

1 Công chất xám 6.000.000 6.000.000

2 Công thuê khoán 48.000.000 48.000.000

3 Nguyên, nhiên, vật liệu, dụng cụ, phụ tùng, văn phòng phẩm 26.159.129 26.159.129

5 Xét duyệt, giám định, nghiệm thu 15.250.000 15.250.000

9 Chi phí điều hành 4.500.000 4.500.000

PHẦN MỞ ĐẦU

1 Đề tài

Tên đề tài: Nghiên cứu và chế tạo thiết bị kiểm tra Testchip

Chủ nhiệm đề tài: Lê Phước Lâm

Cơ quan chủ trì: Trường Đại Học Công Nghệ Sài Gòn

Thời gian thực hiện: từ tháng 3 năm 2008 đến tháng 6 năm 2009

Kinh phí được duyệt: 350.000.000đ

Trước mắt, kết quả của đề tài sẽ ứng dụng cho việc trang bị phòng thí nghiệm thực hành Công nghệ chip của trường Đại Học Công Nghệ Sài Gòn (STU), phục vụ cho công tác đào tạo ngành Công nghệ Vi mạch Ngoài ra còn có thể cung cấp thiết bị cho các trường khác hoặc các doanh nghiệp, nhà máy về Công nghệ Vi mạch sẽ phát triển trong tương lai nếu có nhu cầu

3 Nội dung

Sản phẩm của đề tài là thiết bị gồm hai tính năng chính:

• Kiểm tra (đo đạt) một số thông số của testchip (test die) trên wafer

• Kiểm tra các thông số kỹ thuật của một số loại IC

3.1 Kiểm tra testchip

Hình 1 cho thấy hình chụp thực tế của một wafer (1a) và một die trên wafer (1b) Trong quá trình sản xuất wafer (thi công các die trên wafer), các test die được tiến hành đồng thời với real die nên các thông số của các thành phần (component) trên test die cũng là thông số của các thành phần trên real die Để kiểm tra các thông số

có đạt chỉ tiêu hay không, người ta kiểm tra các thành phần trên test die Đó là một trong các công đoạn test wafer

Để có thể test các test die trên wafer, cần một probe card (hình 2b) để tạo tiếp xúc điện đến các bonding pad (hình 1b) và một probe station (hình 2a) để cố định wafer

và probe card, đồng thời tinh chỉnh cho đúng vị trí Probe card được kết nối đến thiết bị test

Hình 1 Wafer và die

Hình 2 Probe station và Probe card

Đề tài nghiên cứu chế tạo một probe station, một probe card để test một số thông số trên một wafer được chọn làm mẫu test

Các thông số sau đây dự kiến được test:

• Điện trở các thành phần trên wafer: n + -diffusion, p + -diffusion, n-well, p-well,

poly-silicon

• Độ dẫn điện của chuỗi các contact, các kết nối xuyên lớp

• Điện áp ngưỡng (threshold voltage) của các loại transistor: MOSFET kênh p, kênh n

• Độ dẫn điện của kênh dẫn các MOSFET kênh p, kênh n

b Hình chụp qua kính hiển vi phóng đại 400 lần một die thật kích thước nhỏ hơn 10mm2

Die

Testchip (test die)

Bonding pad

a Die và test die trên wafer

Thông thường có 5 test die

phân bố đều trên wafer

Kính hiển vi

Giá đỡ probe card

Bệ đỡ wafer Tinh chỉnh

vị trí

a Probe station

b Probe card

3.2 Kiểm tra IC

Sau khi hoàn thành các die trên wafer, wafer được Foundry chuyển cho nhà máy Assembly and Test Sau khi hoàn tất IC thành phẩm, người ta thực hiện công đoạn final test Tùy theo lĩnh vực ứng dụng của IC (dùng trong quân đội, y tế, hàng không, dân dụng…), mức độ nghiêm ngặt của công đoạn này được quyết định Trong công đoạn final test, 100% IC phải được test trước khi đưa vào sử dụng

Đề tài sẽ thực hiện một vài quá trình trong công đoạn final test này Theo mục tiêu

đã đề ra, đề tài thực hiện việc test một số thông số quan trọng của một số loại IC, cụ thể như sau:

Các loại IC được test:

• Memory: EEPROM AT28C64A

Các thông số được test:

• Continuity test (opens and shorts test)

• DC characteristics:

ƒ Input leakage current

ƒ Input logic level

ƒ Output voltage, output current drive capability

ƒ Supply current I CC

• Functional test

• AC characteristics:

ƒ Đối với memory EEPROM 28C64A:

o Address access time TACC

o Output enable access time TOE

o Chip enable access time TCE

o Write pulse width TWPL

• Chương trình ứng dụng (software) chạy trên máy tính để điểu khiển hệ thống

Tính năng đạt được của hệ thống test:

• Test wafer:

o Điện áp ngưỡng (threshold voltage) của các MOSFET trên test die

o Độ dẫn điện của kênh dẫn (channel conductivity) các MOSFET trên test die

• Test IC: EEPROM 28C64A, 74LS00, 74LS04, 74LS74, 74LS125, 74LS138, 74LS160, 74LS164, 74LS374:

CHƯƠNG I TỔNG QUAN

1.1 Nghiên cứu trong và ngoài nước

Ở các nước tiên tiến, ngành Công nghệ Vi mạch đã phát triển ở mức độ rất cao Với nhu cầu ngày càng cao của máy móc thiết bị điện tử, cần phải có nhiều IC với tính năng ưu việc hơn Điều đó đòi hỏi các hệ thống test cũng phải được cải tiến để đáp ứng theo Một IC với chức năng mới cần phải có một thiết bị test chức năng tương ứng Đa số các nghiên cứu phát triển tập trung vào việc nâng cao độ chính xác của các quá trình test, tăng tính mềm dẽo và linh động của hệ thống, giảm chi phí và giảm thời gian test

Trong nước, cùng với việc tập đoàn Intel và một số công ty khác đang trong giai đoạn đầu tư vào Việt Nam, ngành Công nghệ Vi mạch tại nước ta đang trong giai đoạn hình thành và phát triển

Hiện tại trong nước chưa có chương trình đào tạo nhân lực cho ngành Công nghệ Vi mạch, cũng như chưa có công trình nghiên cứu nào về lĩnh vực này

Do tính chuyên dụng đặc biệt của vấn đề test chip và sự bảo đảm về bản quyền công nghệ của các nhà sản xuất chip nên hầu như không tìm được nghiên cứu nào chuyên sâu và thực tế trong lĩnh vực này trên internet và thông tin đại chúng

Dựa vào các nguyên lý cơ bản và các giáo trình về testing, công việc chính của đề tài là nghiên cứu và chế tạo một thiết bị kiểm tra các thông số của testchip và IC Với mục tiêu ban đầu là dùng cho đào tạo, thiết bị sẽ là một công cụ hữu ích để hổ trợ cho việc thí nghiệm thực hành trong công tác đào tạo

Nghiên cứu dựa trên các tài liệu chỉ dẫn cơ bản về vấn đề kiểm tra testchip và IC, cùng với sự cố vấn trên cơ sở kinh nghiệm làm việc lâu năm trong ngành của các giáo sư Hoa Kỳ

Các tài liệu chủ yếu từ website: www.softtest.com

Tài liệu chính:

• Introduction to Test, Soft Test INC

• Low Level Measurements, 4th edition, Keithley

• Failure Analysis Case Histories, Greg Spawn & Richard D Skinner, 1992

1.2 Tính cần thiết của việc nghiên cứu chế tạo

Intel, một tập đoàn lớn về thiết kế và sản xuất IC, đang đầu tư vào Việt Nam và xây dựng nhà máy đầu tiên thực hiện công đoạn Assembly and Test Với sự thu hút các nhà đầu tư vào Việt Nam cùng với sự thành công của Intel, Công nghệ Vi mạch tại Việt Nam sẽ có hướng phát triển và triển vọng tốt

Hiện tại, việc đào tạo nguồn nhân lực phục vụ cho ngành Công nghệ Vi mạch là hết sức cần thiết và cấp bách Với đặc thù của ngành, công tác đào tạo cần phòng thí

nghiệm thực hành Trang bị cho phòng thí nghiệm các máy móc công nghiệp là không khả thi bởi vì quá đắt tiền và không hợp lý Nghiên cứu chế tạo các thiết bị trang bị cho phòng thí nghiệm là thật sự cần thiết

1.3 Ý nghĩa khoa học và khả năng áp dụng thực tiễn

Là công trình nghiên cứu chế tạo thiết bị test chip đầu tiên tại Việt Nam, đề tài tạo điều kiện và động lực để tiếp cận, thâm nhập vào Công nghệ Vi mạch, làm tiền đề cho các nghiên cứu sâu hơn

Thiết bị có giá thành thấp và phục vụ tốt cho công tác đào tạo một ngành công nghệ cao đang phát triển tại Việt Nam

Trên cơ sở nguyên lý của thiết bị kiểm tra testchip và IC của đề tài, việc phát triển

và thực thi các hệ thống test cho các IC chức năng mới sẽ dễ dàng và nhanh hơn, hơn nữa hoàn toàn có khả năng cung cấp thiết bị đủ tiêu chuẩn cho các doanh nghiệp, công ty sẽ phát triển trong tương lai về lĩnh vực này

CHƯƠNG II NỘI DUNG NGHIÊN CỨU

Việc kiểm tra dựa trên một đặc tính chung của chip là: thông thường mỗi chân (pad)

của die đều có các diode kết nối đến V CC và V SS (GND) để chống hiện tượng ESD

(Electrostatic Discharge) phá hỏng IC

Có hai phương pháp continuity test

a Static method

Nguyên lý được trình bày trên hình 5 Tiến trình như sau:

• Nối tất cả các chân xuống GND ngoại trừ chân được tiến hành kiểm tra

• Cấp dòng ±100µA (hai lượt đo tương ứng theo hai chiều của dòng điện)

• Chờ 10ms sau để cho điện áp trên chân kiểm tra xác lập, rồi tiến hành đo điện áp trên chân này

Hình 5 Continuity test – Static method

b Funtional method

Nguyên lý được trình bày trên hình 6 Tiến trình như sau:

• Nối tất cả các chân xuống GND ngoại trừ chân được tiến hành kiểm tra

• Cấp dòng ±400µA (hai lượt đo tương ứng theo hai chiều của dòng điện) trong khoảng thời gian 1µs

VCC = 0V

0.2V

1.5V

Pass Fail

Fail -0.2V

-1.5V

Pass Fail

Fail Kết quả khi

cấp dòng +100µA

Kết quả khi cấp dòng -100µA

DUT

Force ±100µA

Measure voltage

PMU

• Lấy mẫu giá trị điện áp trên chân được test tại thời điểm 0.9µs

Hình 6 Continuity test – Functional method

Cách thứ nhất đơn giản hơn nhưng thời gian test dài hơn nhiều Cách thứ hai nhanh

hơn nhưng mạch test phức tạp hơn Đề án chọn cách thứ nhất và tiến trình test

được thực hiện bằng PMU

2.1.2 Dịng tiêu thụ I CC

Test I CC cũng được thực hiện bằng PMU Tiến trình như sau:

• Cấp áp bằng giá trị lớn nhất của điện áp cung cấp V CC,max

• Áp đặt chế độ cho DUT

• Đo dịng I CC qua DUT

Thơng thường IC cĩ dịng tiêu thụ khác nhau tương ứng với các chế độ hoạt động khác nhau Ví dụ: IC ở chế độ standby; active; dịng tiêu thụ cũng cĩ thể thay đổi khi các ngõ ra thay đổi mức logic mặc dù khơng cĩ tải ngõ ra Chế độ hoạt động

được áp đặt trong tiến trình đo I CC tùy thuộc đặc tính của DUT

Điện áp trên chân

được test

1µs Lỗi hở mạch (fail)

Lỗi ngắn mạch (fail) Đạt (pass)

0.9µs

VCC,min

OnOff

On

OffForce current

Measure voltage

PMUForce current

Measure voltage

PMU

Tiến trình test như sau:

• Áp đặt điện áp cung cấp nhỏ nhất V CC,min

• Đặt điều kiện sao cho:

o Ngõ ra ở logic 0 khi đo V OL

o Ngõ ra ở logic 1 khi đo V OH

• Cấp dòng bằng giá trị lớn nhất theo khả năng của IC

o Dòng dương (chiều dòng điện đi vào IC) khi đo V OL

o Dòng âm (chiều dòng điện đi vào PMU) khi đo V OH

• Chờ 10ms, đo điện áp trên chân được test

2.1.4 Dòng điện ngõ vào I IH / I IL

Test I IH , I IL cũng được thực hiện bằng PMU Nguyên lý được trình bày trên hình 8

Hình 8 Nguyên lý test I IH , I IL Tiến trình như sau:

• Áp đặt điện áp cung cấp lớn nhất V CC,max

• Lần lượt áp đặt các mức logic 1 và 0 lên ngõ vào cần đo của IC Giá trị điện áp của các mức logic được lấy theo điều kiện test khuyến nghị của nhà sản xuất

• Chờ 10ms, đo dòng điện đi vào và ra trên chân được test của IC

2.1.5 Dòng điện trên chân ở trạng thái tổng trở cao I OZH / I OZL

Một số IC có ngõ ra ba trạng thái (three-state output) Ở trạng thái tổng trở cao Z

(high impedance) dòng điện trên các chân này phải đủ nhỏ để không làm ảnh hưởng đến bus tín hiệu Dòng điện trên các chân ở trạng thái tổng trở cao khi trên bus có

mức logic 1 là I OZH , và khi trên bus có mức logic 0 là I OZL

Nguyên lý đo I OZH , I OZL cũng giống như nguyên lý đo I IH , I IL:

• Áp đặt điện áp cung cấp lớn nhất V CC,max

• Thiết lập điều kiện test sao cho ngõ ra của IC ở trạng thái tổng trở cao

• Áp đặt các mức logic 1 và 0 lên ngõ ra cần đo của IC Giá trị điện áp của các mức logic theo khuyến nghị của nhà sản xuất

• Chờ 10ms, đo dòng điện đi vào và ra trên chân được test của IC

PMU

VCC,max

DUT

Force voltage Measure current

2.1.6 Phương pháp đo các đáp ứng thời gian

Có hai phương pháp đo các đáp ứng thời gian Một cách tường minh, lấy ví dụ đo

propagation delay time t PLH của một buffer gate

a Dùng bộ đếm

Nguyên lý đo được trình bày trên hình 9 Thời gian trể truyền được xác định là:

t PLH = n×t CK

Hình 9 Xác định thời gian bằng cách dùng bộ đếm

b Điều khiển thời gian lấy mẫu tín hiệu

Nguyên lý đo được trình bày trên hình 10 Tín hiệu ngõ ra của buffer được lấy mẫu bằng xung strobe Thời gian kể từ lúc xuất hiện xung input cho đến khi xuất xung strobe được điều khiển bằng chương trình Tiến trình như sau:

• Đầu tiên xuất output strobe a, nếu kết quả fail (tín hiệu nhận được sau khi lấy mẫu có mức logic 0) thì lặp lại với output strobe b có thời gian dài hơn output strobe a một chu kỳ xung clock, và cứ tiếp tục với output strobe dài hơn một chu kỳ xung clock nữa nếu lại nhận kết quả fail

• Nếu kết quả pass (tín hiệu nhận được sau khi lấy mẫu có mức logic 1) thì lặp lại với output strobe c có thời gian ngắn hơn output strobe a một chu kỳ xung clock, và cứ tiếp tục nếu lại nhận kết quả pass

• t PLH được xác định là thời gian kể từ lúc xuất hiện xung input cho đến khi xuất hiện output strobe thứ i mà output strobe liền kề sau đó (thứ i+1) cho kết quả ngược lại

Hình 10 Xác định t PLH bằng cách điều khiển thời gian lấy mẫu tín hiệu

Đề tài dùng phương pháp thứ hai

Sau đây là các thông số thời gian mà thiết bị có thể đo được (propagation delay time, setup time, hold time, write pulse width…) Bởi vì tất cả cùng một phương

pháp đo nên ở đây không nói rõ cách đo cho từng thông số Hiễn nhiên, có sự khác biệt trong thủ thuật đo đối với mỗi thông số nhưng khác biệt này không lớn lắm

2.1.7 Propagation delay time t PHL - t PLH

(a) t P (b) t s and t h

Hình 11 Propagation delay time Setup time and hold time

Có hai thông số propagation delay time (hình 11a):

• t PLH: thời gian trể truyền trong trường hợp ngõ ra từ logic 0 lên logic 1

• t PHL: thời gian trể truyền trong trường hợp ngõ ra từ logic 1 xuống logic 0

2.1.8 Setup time t s và hold time t h

Cũng có hai thông số đối với t s và t h:

• t s (H), t h (H) tương ứng với tín hiệu vào ở logic 1

• t s (L), t h (L) tương ứng với tín hiệu vào ở logic 0

Để xác định các thông số này, cần áp đặt hai tín hiệu đến IC: data input và clock input Xung strobe được dùng để lấy mẫu tín hiệu ở ngõ ra (hình 11b) Lấy ví dụ đo setup time và hold time của D-Flipflop 74LS74: data vector được áp đặt đến ngõ D (chân số 2), clock được áp đặt đến ngõ CK (chân số 3), tín hiệu ra Q (chân số 5)

hoặc Q-bar (chân số 6) được strobe để kiểm tra Tiến trình như sau:

• Áp đặt test vector đến chân D và clock đến chân CK (với các khoảng thời gian được điều khiển bởi chương trình)

• Lấy mẫu tín hiệu trên chân Q (hoặc Q-bar) bằng xung strobe

• Xét kết quả, lặp lại các bước trên để xác định setup time và hold time:

o Thời gian từ lúc xuất hiện xung data input đến lúc xuất hiện xung clock input (được điều khiển bởi chương trình) sẽ xác định setup time

o Thời gian từ lúc xuất hiện xung clock input đến lúc kết thúc xung data input (được điều khiển bởi chương trình) sẽ xác định hold time

o t s,h (L), t s,h (H) tương ứng với mức logic của data vector là 0 hay 1

Chú ý là trong toàn bộ tiến trình, xung strobe không yêu cầu có sự điều khiển thời

gian nghiêm ngặt Thời gian xuất xung strobe kể từ khi áp đặt data vector và clock chỉ cần đủ lớn để chắc chắn ngõ ra xác lập được mức logic ổn định

2.1.9 Propagation delay time t PZH - t PZL - t PHZ - t PLZ

Đối với các ngõ ra ba trạng thái, có các thông số (hình 12):

• t PZH : thời gian từ trạng thái Z (trạng thái tổng trở cao) đến lúc đạt logic 1

• t PZL : thời gian từ trạng thái Z đến lúc đạt logic 0

• t PHZ : thời gian từ logic 1 đến lúc vào trạng thái Z

• t PLZ : thời gian từ logic 0 đến lúc vào trạng thái Z

Để đo được các thông số này, cần thiết lập mức điện áp trên bus tín hiệu khi các ngõ

ra ở trạng thái Z là 1.5V Điều này có thể thực hiện được bằng cách áp đặt tải cho IC

khi tiến hành đo các thông số AC (được trình bày trong đề mục 2.1.11)

Hình 12 Propagation delay time t PZH - t PZL - t PHZ - t PLZ

2.1.10 Write pulse width t W

Hình 13 CMOS EEPROM 28Cxx Programming Waveforms

t PZH

t PHZ

3VOutput control

Output signal

Output signal

Đối với EEPROM, ngoài các thông số propagation delay time, thiết bị có thể xác

định được thông số write pulse width t W (hình 13, trang 12) Trong hình, write pulse

width được ký hiệu là t WPL – Low logic write pulse width)

Nguyên lý đo t W đơn giản hơn vì không cần đến xung strobe:

• Áp đặt địa chỉ và dữ liệu cần ghi (địa chỉ và dữ liệu có thể lựa chọn)

• Áp đặt xung ghi với độ rộng xung điều khiển được

• Kiểm tra tín hiệu Ready hoặc chờ 10ms (thời gian tối đa của một chu kỳ ghi)

• Đọc và kiểm tra dữ liệu vừa ghi

• Lặp lại các bước trên để xác định t W

2.1.11 Tải trong các quá trình AC test

Các thông số của IC được cho với điều kiện hoạt động thực tế, có nghĩa là phải có tải cho các ngõ ra Để thay thế cho các tải thực tế, thông thường trong test lab người

ta dùng tải như trình bày trên hình 14

Hình 14 Tải trong các quá trình AC test

2.1.12 Lưu đồ tổng quát

Đề tài chọn phương án thiết kế hệ thống test hoạt động dưới sự điều khiển của máy tính Điều này đạt được nhiều lợi điểm:

• Phần cứng hệ thống đơn giản

• Giảm phần lớn dung lượng bộ nhớ của phần cứng hệ thống

• Giao tiếp với người sử dụng rõ ràng và đa dạng

• RL1, RL2: tải tương ứng cho logic 0, logic 1

Giá trị tùy thuộc DUT

• CL: điện dung tải Thông thường CL chính là điện

dung ngõ vào của mạch test (ATE) Giá trị cũng

tùy thuộc DUT

• Đối với ngõ ra hai trạng thái: S1 và S2 đóng

• Đối với ngõ ra ba trạng thái:

o Khi DUT output ở logic 1: D1 tắt, D2-4 dẫn và

điện áp tại A gần bằng 2.1V Tải là RL2

o Khi DUT output ở logic 0: D1 dẫn, D2-4 tắt

S2

AB

• Có thể thay đổi dễ dàng điều kiện test áp đặt cho từng loại DUT, phục vụ tốt trong vấn đề thí nghiệm và thực hành

• Thay đổi chương trình test cho các loại DUT dễ dàng hơn

• Khả năng phân tích lỗi nhờ máy tính dễ dàng và linh động hơn

Hình 15 là lưu đồ tổng quát của một tiến trình test

Hình 15 Lưu đồ tổng quát một tiến trình test

Sau đây là phần thiết kế chi tiết cho hệ thống test

2.2 Sơ đồ hệ thống

Hình 16 Sơ đồ khối hệ thống test

Automatic Test Equipment

Probe station Computer

IC connect box

USB interface

34-wire Bus

Lập trình test trên PC

PC truyền thông tin test đến ATE

ATE áp đặt điều kiện test, thiết lập test vector cho DUT

ATE thực thi và xử lý kết quả

Hệ thống test được mô tả trên hình 16 (trang 14), bao gồm các phần chính:

• Automatic test equipment (ATE): đây là máy chính của hệ thống, nhận lệnh

điều khiển từ máy tính và thực thi quá trình test tương ứng

• Probe station: là dụng cụ chứa wafer và probe card, thực hiện việc tiếp xúc

các probe needle (trên probe card) với các bonding pad (trên die của wafer)

• IC connect box: là hộp dùng để kết nối các IC được test đến ATE

• Computer: máy tính chạy chương trình ứng dụng Chip_ATE (Testchip and

IC Testing System) để giao tiếp với người sử dụng và điều khiển toàn bộ các

quá trình test

• ATE giao tiếp với computer qua cổng USB

• ATE kết nối đến probe card và IC connect box bằng bus 34-wire, bao gồm 32

đường kết nối đến 32 chân của DUT, một đường V CC và một đường GND Công việc của đề tài có thể được chia ra các phần chính sau:

• Nghiên cứu thiết kế và chế tạo thiết bị test Chip-ATE

• Chế tạo probe station và probe card

• Viết chương trình ứng dụng Testchip and IC Testing System

2.3 Thiết kế Chip-ATE

Khối lượng công việc đảm nhiệm của Chip-ATE khá lớn, bao gồm nhiều khối chức năng nên ý tưởng là thiết kế Chip-ATE bao gồm các mạch riêng lẻ tương ứng với từng khối chức năng Các mạch chức năng này không giao tiếp trực tiếp với nhau về phương diện trao đổi các lệnh thực thi và các số liệu đo đạt trong quá trình test, tất

cả đều giao tiếp đến một mạch điều khiển chính được gọi là ATE’s CPU (khối xử lý

trung tâm của Chip-ATE) Tất cả các mạch chức năng và ATE’s CPU đều được cắm trên một back-bus

Hình 17 Kiến trúc giao tiếp của Chip-ATE

(Một mạch chức năng có thể không có kết nối trực tiếp đến DUT)

(To computer)ATE’s CPU

Function 1 Function 2 Function n

(To DUT)

2-wire

34-wireMaster

Slaver

Để cho việc kết nối các mạch chức năng đến ATE’s CPU được đơn giản và để giảm khối lượng công việc cần xử lý của ATE’s CPU, mỗi mạch chức năng được điều khiển bởi một chip vi điều khiển (microcontroller) độc lập Kiến trúc giao tiếp của Chip-ATE được mô tả trên hình 17 (trang 15)

Phương thức giao tiếp giữa ATE’s CPU và các mạch chức năng là giao tiếp nối tiếp (serial interface protocol) dùng chức năng UART (Universal Asynchronous Receiver Transmitter) của các chip vi điều khiển Giao tiếp này chỉ trên hai đường

Tx và Rx nên kết nối rất đơn giản ATE’s CPU đóng vai trò là master và tất cả các mạch chức năng là slaver (phương thức trao đổi thông tin giữa nhiều đơn vị xử lý – multiprocessor communications) Với kiến trúc truyền tin này, ATE’s CPU dùng phương pháp hỏi vòng và định địa chỉ để trao đổi thông tin với các mạch chức năng Trong một thời điểm chỉ có một mạch chức năng trao đổi thông tin với ATE’s CPU

2.3.1 Sơ đồ khối chức năng

Hình 18 Sơ đồ khối chức năng của Chip-ATE

Giải trình:

• Pin Electronic (PE): các mạch giao tiếp các chân của DUT với hệ thống test

PE có khả năng thay đổi theo chức năng của từng chân khi được khai báo và đảm nhiệm việc xuất nhập dữ liệu giữa DUT và hệ thống test

• GND Selector: thiết lập các chân V CC và GND tương ứng

• Precision Measurement Unit (PMU): đảm nhiệm việc cấp dòng và đo áp

hoặc ngược lại PMU được dùng trong các quá trình DC test, continuity test

• Special Tester: nhận lệnh và các test vector từ ATE’S CPU, thực hiện quá

trình test và xuất kết quả trở về ATE’S CPU Có nhiều thông số kỹ thuật, nhiều tính năng trong một IC, và nhiều loại IC khác nhau nên trong một hệ thống test thường có nhiều mạch Special tester khác nhau

• Timing: tạo các dạng tín hiệu phù hợp với các quá trình test từ các test

ATE’s CPU

GND Selector

DUT

Reference Voltage

Power Supply Computer

Memory

220VAC

• Memory: bộ nhớ các test vector đã được lập trình cho các công đoạn test

• ATE’s CPU: là bộ xử lý trung tâm của hệ thống test, điều khiển mọi hoạt

động của hệ thống ATE’s CPU nhận lệnh từ máy tính, điều khiển toàn bộ

quá trình test và cuối cùng xuất kết quả đến máy tính

• Reference Voltages: tạo các điện áp chuẩn: V IH , V IL , V OH , V OL , V CC

• Power Supply: nguồn DC cung cấp cho hệ thống: ±5V, ±12V, -2V, +1.2V

Trong quá trình thi công và chạy thử, có một vài thay đổi trong thiết kế:

1 Ba mạch Timing, Oscillator và ATE’s CPU được thiết kế chung trên một card được gọi là Timing & Controller

2 Khối Memory được thay bằng một thẻ nhớ MMC (Multi Media Card) và được đặt trên mạch Timing & Controller

3 Tất cả các điều khiển và hầu hết các thông báo được thực hiện và hiển thị trên máy tính

2.3.2 Nguyên lý và các sơ đồ mạch chi tiết

2.3.2.1 GND Selector

Hệ thống test có khả năng test nhiều loại DUT (wafer và các IC) khác nhau Các IC

đều được cắm trên một IC connect box chung nên cần mạch GND Selector để thực

hiện việc cấp nguồn tương ứng cho từng loại DUT Sơ đồ mạch chi tiết của GND Selector được cho trên hình 19 (trang 18)

Nguyên lý hoạt động: vi điều khiển của GND Selector nhận lệnh từ mạch Timing &

Controller và thực hiện việc đóng relay cấp V CC và GND cho DUT Về phương thức truyền tin, có thể chọn một trong hai cách thực hiện:

a GND Selector nhận lệnh là mã DUT, thực hiện việc đóng relay theo sự định

trước trong firmware của GND Selector Với cách này, quá trình truyền lệnh

từ mạch Timing & Controller đơn giản, nhưng phải thay đổi firmware của GND Selector khi cần đáp ứng cho một loại IC mới

b Lệnh từ Timing & Controller chỉ rõ cho GND Selector phải đóng relay nào GND Selector không cần phải biết mã DUT Với cách này, quá trình truyền lệnh từ Timing & Controller phức tạp hơn, nhưng chỉ cần thay đổi software (trình ứng dụng trên PC) mà không cần phải phải thay đổi firmware của

GND Selector khi cần đáp ứng cho một loại IC mới

Đề tài sử dụng phương pháp thứ 2

Lấy ví dụ test 74LS00, cần thiết V CC tại chân 14 (tương đương DP2 trên sơ đồ mạch chi tiết) và GND tại chân 7 (tương đương DP13) Do vậy, cần đóng hai relay LS1 và LS6 nên các byte nội dung trong khối lệnh là:

Relay Group 0: 0DEh (11011110b)

Relay Group 1: 0FFh (11111111b)

2.3.2.2 Pin Electronic (PE)

Các điều kiện test cần phải được áp đặt lên các chân thích ứng của DUT Mỗi thiết

bị test đều có các cách xử lý riêng, nhưng về cơ bản có thể tổng quát các yêu cầu chung để xử lý cho một chân của DUT Sơ đồ nguyên lý được cho trên hình 20 Chú

ý là thiết bị chỉ test cho các IC số và test die trên wafer đã được chọn, không test IC analog nên sơ đồ nguyên lý không có tính năng đáp ứng các tín hiệu analog

Hình 20 Mạch xử lý cho một Pin DUT

Chức năng:

• Áp đặt xung tín hiệu (test vector) với các mức logic có thể thiết lập được

(V IH , V IL ) lên các chân input: bộ so sánh A1

• Thiết lập dòng tải: cầu diode D1.

• Xác định các mức logic ở các ngõ ra (V OH , V OL ): bộ so sánh A2

• Xác định khả năng tải dòng ngõ ra (I OH , I OL ) khi đáp ứng tần số cao: bộ so

sánh A3

• Đường kết nối đến PMU để xác định các thông số DC (DC parameter)

• Chuyển đổi kết nối được thực hiện bằng các relay K1, K2, K3

• Ngoài ra còn có các switch S1 và S2 để chuyển đổi qua lại giữa các chế độ: áp đặt test vector đối với ngõ vào hoặc tải dòng đối với ngõ ra

-V OH

K 2

Sense

+

-I LOW (compare)

Force

+

Về nguyên tắc mỗi chân của DUT cần phải có một mạch xử lý như mạch hình 20

(→ tiếp theo ở trang 21)

Với các loại DUT đã đặt ra, để giảm tính phức tạp của PE, tối ưu hóa phần cứng, một số số khối xử lý được đưa vào các mạch khác làm mạch xử lý chung A2 và D1

được đưa vào mạch Special tester, A3 được đưa vào mạch PMU Với cách xử lý dùng chung như vậy, phần cứng đơn giản hơn nhưng phải thực hiện test tuần tự nên mất thời gian test nhiều hơn

Thiết bị test có thể test DUT với số chân lớn nhất là 32 nên cần 32 mạch xử lý riêng biệt Thiết bị test có 4 mạch PE, mỗi mạch đáp ứng cho 8 chân DUT Sơ đồ mạch chi tiết của PE cho trên hình 21 (trang 20)

Trong sơ đồ mạch chi tiết:

• Pn là các đường nối đến các chân của DUT

• ADCMP602 dùng để áp đặt test vector với giá trị điện áp của các mức logic

(V IH , V IL ) có thể thiết lập được

• Đường PMU được nối đến mạch PMU, dùng trong DC testing

• Các đường Qn được nối đến mạch Special tester

2.3.2.3 Precision Measurement Unit (PMU)

Mạch PMU dùng đo các thông số DC của DUT theo phương pháp tĩnh (static method) PMU có thể cấp dòng rồi đo áp, hoặc ngược lại cấp áp rồi đo dòng PMU dùng các bộ ADC và DAC 12-bit với điện áp tham chiếu 4096mV nên có độ chia là 1mV và sai số lượng tử hóa là ±0.5mV Sơ đồ khối của PMU được cho trên hình 22

Hình 22 Sơ đồ khối PMU

Cấp dòng đo áp Hình 23 trình bày mạch cấp dòng đo áp, trong đó:

• Giá trị dòng điện cung cấp đến DUT: i = v/R

• Các transistor Q 1 , Q 2 được dùng khi cần cấp dòng lớn

• Các OPAMP dùng loại có dòng điện phân cực vào nhỏ (vài pA)

+

+

-From

DAC

To ADC

DUT

RR

Hình 23 Mạch cấp dòng đo áp

Cấp áp đo dòng Hình 24 trình bày mạch cấp áp đo dòng, trong đó:

• Giá trị áp cung cấp đến DUT: v

• Transistor Q được dùng khi dòng tải lớn

• Các OPAMP dùng loại có dòng điện phân cực vào nhỏ (vài pA)

• Điện trở R s có thể thay đổi để lựa chọn thang đo

• Giá trị dòng điện qua DUT: v s /R s

Hình 24 Mạch cấp áp đo dòng

Sơ đồ mạch chi tiết của PMU được trình bày trên hình 26 (trang 23)

Thiết bị test có thêm mạch PMU display để hiển thị giá trị các dòng điện và điện áp cưỡng bức cũng như giá trị các dòng điện và điện áp đo được Sơ đồ mạch chi tiết của PMU display được trình bày trên hình 27 (trang 24)

2.3.2.4 Reference Voltage

Mạch Reference Voltage dùng để tạo các điện áp chuẩn cần thiết trong các quá trình

đo gồm có: V IH , V IL , V OH , V OL , và V CC

Các điện áp chuẩn này cần phải chính xác và có khả năng thay đổi được giá trị của

nó để phục vụ trong các tiến trình đo đạt Bước thay đổi của các điện áp này càng nhỏ thì độ chính xác của các kết quả đo càng cao

Để đạt được sai số trong các phép đo không quá 10%, đề tài thiết kế các điện áp chuẩn được tạo ra từ bộ DAC 12-bit với điện áp tham chiếu 4096mV Bước thay đổi điện áp là 1mV và sai số lượng tử hóa là ±0.5mV Với điện áp tham chiếu 4096mV, DAC chỉ xuất áp ra tối đa là 4096mV Khi cần giá trị điện áp cao hơn, một OPAMP khuếch đại DC được dùng

Reference Voltage có cấu trúc đơn giản nên không giải thích chi tiết Sơ đồ khối được trình bày trên hình 25, sơ đồ mạch chi tiết trình bày trên hình 28 (trang 25)

Hình 25 Sơ đồ khối Reference Voltage

+ -

-+ -

+

+

-DUT

To ADC

Ngoài ra, thiết bị test có thêm mạch Reference display để hiển thị giá trị các áp

chuẩn (V IH , V IL , V OH , V OL , và V CC) được dùng trong các quá trình đo đạt Sơ đồ mạch chi tiết của Reference display được trình bày trên hình 29 (trang 26)

2.3.2.5 Power Supply

Thiết bị test cần các nguồn cung cấp sau:

• +12V/2A: cung cấp cho các PMU, các OPAMP

• -12V/2A: cung cấp cho các PMU, các OPAMP

• +5V/5A: cung cấp cho các TTL IC, ECL IC

• -5V/5A: cung cấp cho các ECL IC

• -2V/2A: dùng phân cực ngõ ra các ECL IC

• +1.2V/1A: dùng phân cực ngõ ra các LVPECL IC

Do là thiết bị đo đạt nên cần các nguồn cung cấp chính xác cao Đề tài dùng nguồn

ổn áp xung (switching power supply) theo nguyên lý push-pull Mỗi nguồn cung cấp

là một mạch điện độc lập Các mạch nguồn cung cấp có ngõ vào chung là điện áp

DC chỉnh lưu từ điện lưới 220V/AC Hình 30 là mạch chỉnh lưu 220V/AC ra

±160V/DC và tạo áp 12VDC/VSB dùng cho các IC TL494 Hình 31 (trang 28) là sơ

đồ mạch chi tiết switching power supply

2.3.2.6 Timing & Controller

Trong tiến trình AC test, cần một số tín hiệu có dạng thức thích ứng để áp đặt cho DUT Các dạng thức tín hiệu thường dùng được mô tả trên hình 32a Có ba tín hiệu chính dùng trong máy test là data signal (test vector), clock và strobe Hình 32b trình bày các tín hiệu này Các timing trong hình có thể điều khiển được và sẽ thay đổi trong quá trình đo đạt

Logic 0

Logic 1 Data

Hình 32 Các tín hiệu dùng trong quá trình AC test

• t B : thời gian một bit dữ liệu Các bit dữ liệu được phát từ các test vector

• t m : thời gian marker Thông thường t m = 2ns Trong thiết kế chọn t m = 2.5ns

• t o,c : thời gian offset của Clock

• t o,s : thời gian offset của Strobe

Hình 33 Sơ đồ khối mạch Timing & Controller

Sơ đồ khối mạch Timing & Controller được mô tả trên hình 33 gồm hai phần chính:

• Controller: dùng microcontroller PIC18F4550 Các tính năng của

PIC18F4550 được dùng trong thiết bị:

o EUSART: dùng giao tiếp với các mạch chức năng PIC18F455 là master, các vi điều khiển trên các mạch chức năng là slaver Mode hoạt động được dùng là 9-bit UART (mode 2) cùng với phương pháp tự động nhận dạng địa chỉ Tốc độ truyền 9600 Baud

o I2C: master mode, giao tiếp với các bộ nhớ AT24C64

o SPI: master mode, giao tiếp với thẻ nhớ MMC và IC AD9517-4 Tốc độ truyền 400Kbit/s

o USB: giao tiếp máy tính qua cổng USB Full speed mode (12Mbit/s)

• Timing: dùng IC AD9517-4, là bộ phát xung clock 12 ngõ ra cùng với bộ

VCO 1.6GHz có thể lập trình được Trước khi dùng IC này, đề tài định hướng thiết kế mạch timing với các IC rời rạc Mạch cực kỳ phức tạp và rất khó đạt được độ chính xác cao cho các giá trị timing AD9517-4 hoạt động

ổn định và có khả năng tạo ra các timing chỉ bằng cách lập trình Datasheet của AD9517-4 được kèm theo trong CD-ROM Các chế độ hoạt động của

AD9517-4 dùng trong thiết bị:

o Internal VCO and Clock Distribution: VCO dao động ở tần số 1.6GHz Clock tham chiếu lấy từ TCXO có tần số 32MHz

o Clock hệ thống (để tạo timing) có tần số 800MHz

o Ngõ ra OUT0 tạo clock áp đặt đến DUT

o Ngõ ra OUT4 tạo clock để xuất data vector đến DUT

Memory (MMC)

Controller

USB Interface

Timing (AD9517-4)

Data (test vector)Clock

o Ngõ ra OUT2 xuất tín hiệu để thiết lập timing marker tạo dạng thức dữ liệu SBC (hình 32a, trang 29)

o Ngõ ra OUT6 tạo xung strobe

Timing (hình 32b, trang 29) được tạo ra bằng cách lập trình cho AD9517-4 từ PIC18F4550 Test vector được áp đặt đến IC ghi dịch MC100E141

Clock hệ thống dùng trong thiết bị là 800MHz nên bước thay đổi của các thông số thời gian là 1.25ns

Sơ đồ mạch chi tiết của Timing & Controller được trình bày trên hình 34 (trang 31)