Tiểu luận môn Điện tử số Đề tài nghiên cứu về cổng cmos

Sự phát triển nhanh chóng của công nghệ điện tử: Công CMOS luôn phải thích ứng với sự tiến bộ trong công nghệ, với sự nhỏ gọn hóa, tăng tốc độ và giảm tiêu thụ năng lượng.. Nghiên cứu về

BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC ĐIỆN LỰC

ĐáI HỌC ĐIỆn LỰC

ELECTRIC POWER UNIVERSITY

TIEU LUAN MON DIEN TU SO

Dé tai: NGHIEN CUU VE CONG CMOS

Giang vién : Nguyễn Nam Quân Sinh viên thực hiện : Nguyễn Việt Cường MSV : 2281057061 Lớp : DI7DTV T1(LHP DI7DTVT2)

Hà Nội — 2024

MỤC LỤC

1.1 Ly do chon dé tai 2

1.3 Cấu trúc tiêu luận 3

I.CƠ SỞ LÝ THUYÊTT 22-++ccccttr+eZEEEErrzrEErrrrrrerrrrrrre 3

2.3 Cầu trúc và nguyên tắc hoạt động của công NAND, NOR CMOS 10

2.4 Đặc điểm kỹ thuật của công CÌMOS se ccsccsecsersersececserree 12

HILCÁC ỨNG DỤNG CỦA CỎNG CMOS l6

I.GIỚI THIỆU

1.1.Lý do chọn đề tài

1.1.1 Tầm quan trọng của CMOS trong công nghệ điện tir: Cong CMOS là một phần quan trọng của nền tảng công nghệ điện tử hiện đại, được sử dụng rộng rãi trong nhiều ứng dụng từ vi xử lý đến viễn thông và điện tử tiêu dùng Hiếu rõ về cổng

CMOS la can thiết để hiểu và phát triển các thiết bị và hệ thông điện tử tiên tiến

1.1.2 Sự phát triển nhanh chóng của công nghệ điện tử: Công CMOS luôn phải thích ứng với sự tiến bộ trong công nghệ, với sự nhỏ gọn hóa, tăng tốc độ và giảm tiêu thụ năng lượng Nghiên cứu về céng CMOS giúp cải thiện hiểu biết về những thách thức và cơ hội trong việc phát triển công nghệ điện tử

1.1.3 Tiềm năng ứng dụng rộng rãi: Công CMOS không chỉ được sử dụng trong vi

xử lý mà còn trone một loạt các ứng dụng khác như vi điều khiến, viễn thông, y tế, và nhiều lĩnh vực khác Nghiên cứu về công CMOS có thê mở ra cơ hội cho các ứng dụng mới và cải thiện hiệu suất trong các lĩnh vực này

1.1.4 Cơ hội nghiên cứu và phát triển công nghệ mới: Công CMOS vẫn còn nhiều khía cạnh cần được khám phá và cải thiện, bao gồm tối ưu hóa hiệu suắt, giam tiêu thụ năng lượng, và mở rộng ứng dụng Nghiên cứu về công CMOS có thê đóng góp vào việc phát triển công nghệ mới và tiên tiến hóa hệ thống điện tử

1.2 Mục tiêu nghiên cứu

1.2.1 Hiểu rõ hơn về nguyên lý hoạt động của công CMOS: Mục tiêu chính là nắm vững cơ sở lý thuyết và nguyên tắc hoạt động của công CMOS, bao gồm cấu trúc cơ bản, quá trình chuyền đổi tín hiệu, và các biến thé trong thiết kế

1.2.2 Nghiên cứu về thiết kế và tối ưu hóa công CMOS: Nghiên cứu sẽ tập trung vào quy trình thiết kế từ cấu trúc logic đến transistor level, và tìm cách tối ưu hóa hiệu suất của công CMOS, bao gồm tốc độ hoạt dong, tiêu thụ năng lượng, và diện tích

chip

1.2.3 Đánh giá ưu điểm và hạn chế của công CMOS: Mục tiêu là phân tích can than

về ưu và nhược điểm của công CMOS trong các ứng dụng cụ thể, đặc biệt là trong bối cảnh của tiêu thụ năng lượng và hiệu suất

1.2.4 Xem xét ứng dụng và tiềm năng phát triển của công CMOS: Nghiên cứu sẽ khám phá các ứng dụng hiện tại và tiềm năng trong các lĩnh vực như vi xử lý, viễn thông, y tế, và nghiên cứu khoa học

1.2.5 Phát triển giải pháp cải thiện hiệu suất và tiêu thụ năng lượng: Mục tiêu là

đề xuất các phương pháp và công nghệ mới để cải thiện hiệu suất và giảm tiêu thụ năng lượng của công CMOS trong các ứng dụng thực tế

1.3 Cấu trúc tiểu luận

1.3.1 Lý do chọn đề tài: Phần này sẽ trình bày lý do chọn đề tài nghiên cứu về công

CMOS Sẽ thảo luận về tầm quan trọng của công CMOS trong ngảnh công nghiệp điện

tử, cùng với những thách thức và cơ hội mà nó đem lại Bằng cách nảy, độc giả sẽ hiểu được sự quan trọng của việc nghiên cứu về công CMOS và cách mà nghiên cứu này có thể đóng góp vào sự phát triển của ngành

1.3.2 Mục tiêu nghiên cứu: Phần này sẽ liệt kê và giải thích mục tiêu cụ thể của tiểu luận Nó sẽ xác định những gì mà nghiên cứu này muốn đạt được, bao gồm hiểu biết sâu hơn về công CMOS, các phương pháp thiết kế và tối ưu hóa, vả ứng dụng tiểm năng của công nghệ này

1.3.3 Cấu trúc tiêu luận: Phần này sẽ mô tả tô chức của toàn bộ tiêu luận Nó sẽ giới

thiệu các phân chính và nội dung dự kiến của từng phân, như đã được trình bảy trong mục lục Điều nảy sẽ giúp độc giả có cái nhìn tông quan về cách tiêu luận được tổ chức và sắp xếp, và cung cấp hướng dẫn cho việc theo dõi và hiểu nội dung chỉ tiết của từng phân

II.CO SO LY THUYET

2.1Nguyên lý hoạt động của công CMOS

Cổng CMOS, viết tắt của "Complementary Metal-Oxide-Semiconductor", là một loại cổng logic sử dụng trong vi xử lý và các hệ thông điện tử khác Nguyên lý hoạt động

của công CMOS dựa trên sự kết hợp của hai cấu trúc transistor MOSFET - một transistor NMOS và một transistor PMOS - để tạo ra các chức nang logic :

2.1.1.Transistor MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor):

¢ Trang Thai Tat (Off State):

dòng điện chạy qua kênh dẫn Trong trạng thái này, MOSFET hoạt động như một công tắc mở

e _ Trong kênh dẫn, không có dòng điện chạy qua do không có điện trường được

tạo ra bởi công

âm (VG) được áp dụng vào công, một trường điện được tạo ra trong lớp oxit cua MOSFET

e _ Trường điện này ảnh hướng đến điện trường trong kênh dẫn, thu hút hoặc đây các electron (trong trường hợp kênh dẫn N-channel MOSFET) hoặc lỗ (trong trường hợp kênh dẫn P-channel MOSFET) tùy thuộc vào loại transistor

e - Khi điện áp công đủ cao, kênh dẫn trở nên dẫn điện và cho phép dòng điện chạy

từ nguồn đến xả MOSFET hoạt động như một công tắc đóng

e = Thoi gian chuyén tir trang thái tắt sang trạng thái bật và ngược lại được xác định bởi thời pian phản ứng của lớp oxit trong MOSFET va kha nang đáp ứng

của nó đối với tín hiệu công

sử dụng rộng rãi trong các ứng dụng điện tử như vị xử lý, khuếch đại tín hiệu,

và công tặc điện

« - Đặc Điểm Chuyển Doi (Switching Characteristics):

e _ Thời gian chuyên từ trạng thái tắt sang trạng thái bật và ngược lại được xác định bởi thời pian phản ứng của lớp oxit trong MOSFET va kha nang đáp ứng

của nó đối với tín hiệu công

sử dụng rộng rãi trong các ứng dụng điện tử như vị xử lý, khuếch đại tín hiệu,

và công tặc điện

2.1.2 Transistor NMOS (N-channel MOSFET):

ia Neuyén ly hoat dong cua transistor NMOS:

(drain)

¢ Khi mét dién 4p duong duoc ap dung vao cong diéu khién (VD > VT), né tao ra một trường điện trong lớp oxit giữa công và kênh dẫn

® Trường điện này thu hút các electron từ nguồn vào kênh dẫn, tạo thành một dòng dẫn từ nguồn đến xả

e - Khi không có điện áp được áp dụng vào công điều khiển (VD < VT), không có dong dan di qua va transistor NMOS 6 trang thai tat

« - Tích hợp vào công CMOS:

¢ _ Trong một công CMOS, có hai transistor được tích hợp: một transistor NMOS

và một transistor PMOS (P-channel MOSFET)

® - Khi một tín hiệu logic cao (1) được áp dụng vào công điều khiến của transistor NMOS, nó kích hoạt transistor NMOS và cho phép dòng điện chạy qua kênh dẫn từ nguồn đến xả

trong hai transistor hoạt động trong mỗi thời điểm

2.1.3

Điều này tạo ra một cầu tric CMOS "complementary" trong đó mỗi transistor

có thê thực hiện một chức nang logic va dién áp tiêu thụ ít khiến cho cổng CMOS tiết kiệm năng lượng và có hiệu suất cao

Transistor PMOS (P-channel MOSFET):

Cấu Trúc Transistor PMOS:

Transistor PMOS có câu trúc tương tự như transistor NMOS, nhưng khác biệt ở chỗ dòng điện chạy từ nguồn (source) đến xả (drain) trong trạng thái tắt Trong transistor PMOS, kénh dan sé dan dién khi mét dién áp âm (VD) được áp dụng giữa nguồn và xả, và một điện áp đương (VG) được áp dụng vào công Nguyên Tắc Hoạt Động:

Khi không có điện áp công được áp dụng (hoặc điện áp công thấp hơn điện áp nguồn), transistor PMOS ở trạng thái bật Trong trạng thái này, một lớp oxit cách điện giữa công và kênh dẫn đảm bảo răng không có dòng điện chạy qua

kênh

Khi một điện áp dương được áp dụng vào công (VD > VG), một trường điện được tạo ra trong lớp oxit Trường điện này tạo ra một điện trường trong kênh

dẫn, thu hút các "lễ" (lỗ điện tử) từ nguồn và đây chúng tới xả

Kênh dẫn trở nên dẫn điện và cho phép dòng điện chạy từ nguồn đến xả Trong trạng thái này, transistor PMOS hoạt động như một công tắc đóng

Ưu Điểm và Ứng Dụng:

Cả transistor PMOS và NMOS đều được sử dụng trong cầu trúc CMOS để tạo

ra các mach logic va vi xu ly Su két hợp của hai loai transistor nay trong mot cầu trúc CMOS cung cấp tiêu thụ điện năng thấp, tốc độ cao và nhiều tính năng khác nhau

2.1.4

Transistor PMOS thường được sử dụng trong các mạch logic đối với các tín hiệu logic đương, và chúng thường được sử dụng trong các mạch chuyên đổi,

bộ khuếch đại và các ứng dụng khác trong điện tử kỹ thuật SỐ

Nguyên lý hoạt động của công CMOS:

Nguyên Tắc Cơ Bản:

Trong cổng CMOS, có hai phần chính: phần NMOS va phần PMOS

Trong phần NMOS, transistor NMOS hoạt động như một công tắc đóng khi điện áp công cao và một công tắc mở khi điện áp công thấp

Trong phần PMOS, transistor PMOS hoạt động như một công tắc đóng khi điện

áp công thấp và một công tắc mở khi điện áp công cao

Ưu Điểm của Công CMOS:

Tiêu thụ năng lượng thấp: Trong cổng CMOS, chỉ có một loại transistor hoat

động tại một thời điểm, do đó tiêu thụ năng lượng rất thấp khi so với các loại mạch khác

Độ ôn định cao: Công CMOS có khả năng chịu tải tốt và có thê hoạt động ôn định ở các tân sô cao

2.2 So sánh với các loại công khác

Ưu điểm của công NAND và NOR so với công CMOS :

8

Xv

Đơn giản: Cả cổng NAND và NOR đều có thể được dễ dàng xây dựng từ các

transistor đơn giản

Tiêu thụ năng lượng thấp: So với một số cấu trúc CMOS phức tạp, cả cổng NAND

và NOR tiêu thụ ít năng lượng hơn

e Nhược điểm của cổng NAND và NOR so với cổng CMOS :

Tốc độ chậm hơn: Trong một số trường hợp, cổng NAND và NOR có thể chậm hơn cổng CMOS vì chúng có thể yêu cầu nhiều transistor để hoạt động

Kích thước lớn hơn: Các cổng NAND và NOR có thể có kích thước lớn hơn so với

các mạch CMOS tương đương, do đó chiếm diện tích lớn hơn trên vi mạch

2.2.2 Céng TTL (Transistor-Transistor Logic):

se Uu Diém cia Cong TTL so với Cong CMOS:

1) Tốc độ chuyển đỗi nhanh: Công TTL có thê hoạt động ở tốc độ cao, đặc biệt là

trong các ứng dụng đòi hỏi xử lý nhanh của tín hiệu

2) Kỹ thuật thiết kế đơn giản: Thiết kế của các công TTL đơn giản hơn so với công CMOS, diéu nay có thể giúp giảm chỉ phí sản xuất

3) On định đối với điện nhiễu: Công TTL có khả năng chống lại tác động của nhiễu điện, làm cho chúng phù hợp cho các ứng dụng nơi mà điện nhiễu là một van dé

1) Tiêu thụ năng lượng cao: Công TTL tiêu thụ nhiều năng lượng hơn so với công

CMOS vi dong dién chay qua transistor khi đầu vào thay đôi

2) Nhiệt độ hoạt động hạn chế: Công TTL không hoạt động tốt ở nhiệt độ cao hoặc

thâp, điêu này có thê làm giảm độ ôn định của hệ thông

3) Độ ốn định kém khi không sử dụng: Công TTL có thể không ôn định khi không

có tín hiệu đầu vảo, dẫn đến tiêu hao năng lượng và phát ra tín hiệu không mong

muôn

4) Chỉ phí sản xuất cao hơn: Mặc dù công TTL có thiết kế đơn giản hơn, nhưng do

yêu câu nhiều linh kiện nên chị phí sản xuât có thê cao hon so với cong CMOS

2.2.3 Công ECL (Emitter-Coupled Logic):

e Ưu Điểm của Cổng ECL so với Cổng CMOS:

Tốc độ hoạt động cao: Công ECL có tốc độ hoạt động rất cao, vượt trội so với

công CMOS Điều này làm cho ECL phù hợp cho các ứng dụng đòi hỏi xử lý tín

hiệu nhanh như vi xử lý tốc độ cao

Độ chính xác cao: Công ECL có độ chính xác cao trong việc đặt ngưỡng và đo

lường tín hiệu, làm cho nó phủ hợp cho các ứng dụng yêu cầu độ chính xác cao

Tiêu thụ công suất thấp: Trong trường hợp một số ứng dụng cụ thể, công ECL có thể tiêu thụ ít công suất hơn so với công CMOS, đặc biệt khi hoạt động ở tần số

cao

Tiêu thụ công suất cao: Mặc dù công ECL có thể tiêu thụ ít công suất hơn ở tần số cao, nhưng nó vẫn tiêu thụ nhiều công suất hơn so với công CMOS trong các ứng

dụng tiêu thụ ít công suất

Độ on định kém ở nhiệt độ cao: Công ECL có thê gặp khó khăn với việc duy tri

độ ôn định ở nhiệt độ cao, điều nảy có thể làm giam d6 tin cay cua hé thống

Chỉ phí cao: Công ECL thường có chỉ phí cao hơn so với công CMOS trong việc

sản xuất và tích hợp vào hệ thống

Nhiễu: Cổng ECL dé bi anh hưởng bởi nhiễu từ các tín hiệu nhiễu hoặc từ các

thành phần xung quanh, làm giảm độ ôn định và độ chính xác của hệ thống

2.2.4 Cong RTL (Resistor-Transistor Logic):

1)

2)

¢ Uu Điểm của Công RTL so với Công CMOS:

Chỉ phí thấp: Cổng RTL sử dụng ít linh kiện hơn và có thiết kế đơn giản hơn so

với công CMOS, do đó có chí phí sản xuất thấp hơn

Tiêu thụ năng lượng thấp khi đang hoạt động: Công RTL tiêu thụ ít năng lượng hơn công CMOS trong quá trình hoạt động, đặc biệt là trong các ứng dụng đòi hỏi

tốc độ thấp

10

3) Độ chính xác tín hiệu tốt: Với sự sử dụng của các linh kiện truyền thống như các resistor va transistor, céng RTL có thể đạt được độ chính xác tốt trong việc xử lý tín hiệu

1) Tiêu thụ năng lượng tĩnh cao: Mặc dù tiêu thụ năng lượng hoạt động thấp, công RTL thường tiêu thụ nhiều năng lượng tĩnh hơn do dòng điện liên tục chảy qua các resistor

2) Tốc độ chuyền đổi thấp: Công RTL thường có tốc độ chuyền đôi thấp hơn so với công CMOS, do đó không phù hợp cho các ứng dụng đòi hỏi xử lý nhanh của tín hiệu

3) Kích thước lớn: Thiết kế của công RTL thường cần nhiều linh kiện hơn, đo đó có thể làm cho kích thước của mạch lớn hơn so với công CMOS

4) Nhiéu va 6n dinh kém: Céng RTL dé bị ảnh hưởng bởi nhiễu và có độ ôn định

kém hơn so với công CMOS, làm piảm hiệu suât của hệ thông

Trong tông thể, công RTL thường được sử dụng trong các ứng dụng đòi hói chỉ phí thấp và không đòi hỏi tốc độ hoạt động cao, trong khi công CMOS thường được ưa chuộng trong các ứng dụng đòi hỏi tiết kiệm năng lượng, tốc độ cao và ôn định cao 2.3 Cầu trúc và nguyên tắc hoạt động của công NAND, NOR CMOS

2.3.1 Cấu trúc của công NAND CMOS:

Cau Tric Cong NAND CMOS:

1) Công NAND CMOS bao gồm transistor NMOS và PMOS được kết hợp như sau: 2) Transistor NMOS:

3) Transistor NMOS duoc kich hoat bang dién ap logic cao (1) tai cong

4) Khi transistor NMOS dugc kich hoat, no dan dién tir nguén (source) dén xa (drain) khi có điện áp logic cao (1) ở công

5) Transistor PMOS:

6) Transistor PMOS dugc kich hoat bang dién ap logic thấp (0) tại cổng

11

7) Khi transistor PMOS được kích hoạt, nó cắt dòng điện từ nguồn (source) đến xả

(drain) khi có điện áp logic thấp (0) ở công

¢ Ưu Điểm của Công NAND CMOS:

1) Tiêu thụ năng lượng thấp: Vì chỉ một trong hai transistor hoạt động tại một thời điểm, công NAND CMOS tiêu thụ ít năng lượng hơn so với các cổng logic khác

« - Khi cả công NMOS và PMOS đều nhận điện áp logic cao (1) ở đầu vào,

transistor NMOS dẫn điện và transistor PMOS cắt dòng điện Do đó, đầu ra của

công NAND CMOS sẽ là logic thấp (0)

« ˆ Khi ít nhất một trong hai công NMOS và PMOS nhận điện áp logic thấp (0) ở

đầu vảo, ít nhất một trong các transistor PMOS và NMOS sẽ cắt dòng điện Do

đó, đầu ra của công NAND CMOS sẽ là logic cao (1)

2.3.3 Cấu trúc của công NOR CMOS:

¢ C4u Trac Céng NOR CMOS:

1) Céng NOR CMOS bao gém transistor NMOS và PMOS được kết hợp như sau: 2) Transistor NMOS:

3) Transistor NMOS duoc kich hoat bang dién ap logic thấp (0) tại công

4) Khi transistor NMOS duoc kich hoạt, nó dan dòng điện từ nguồn (source) đến xả

(drain) khi có điện áp logic thấp (0) ở công

5) Transistor PMOS:

6) Transistor PMOS dugc kich hoat bang dién ap logic cao (1) tai công

12

7) Khi transistor PMOS được kích hoạt, nó cắt dòng điện từ nguồn (source) đến xả (drain) khi có điện áp logic cao (1) ở công

2.3.4 Nguyên tắc hoạt động của công NOR CMOS:

¢ Khi Ca Hai Dau Vào Đều Là Mức Logic Thấp (0):

1) Cả hai transistor NMOS và PMOS đều nhận điện áp logic thấp tại công

« - Khi Một Trong Hai Đầu Vào Là Mức Logic Cao (1):

1) — Một trong hai transistor NMOS hoặc PMOS nhận dién ap logic cao tai công

2) Trong truong hep transistor NMOS nhan dién ap logic cao:

a) Transistor NMOS sé 6 trang thai cat dong dién

b) Transistor PMOS sé ở trạng thái dẫn dòng điện từ nguồn đến xả

c)_Do đó, không có dòng điện chảy qua transistor NMOS và đầu ra sẽ là mức logic

thấp (0)

3) Trong trường hợp transistor PMOS nhan điện ap logic cao, qua trinh hoat động sẽ tương tự và đầu ra cũng là mức logic thấp (0)

« - Khi Cả Hai Đầu Vào Đều Là Mức Logic Cao (1):

1) Cả hai transistor NMOS và PMOS đều nhận điện áp logic cao tại công

2) Cả hai transistor NMOS và PMOS đều ở trạng thái cắt dòng điện

3)_Do đó, không có dòng điện chảy qua cả transistor NMOS va PMOS, va dau ra sé 1a

Thời gian trễ của cổng CMOS là thời gian mất từ khi tín hiệu đầu vào thay đổi cho

đến khi tín hiệu đầu ra tương ứng thay đổi Thời gian trễ chủ yếu bao gồm hai phần:

Thời Gian Trễ Đáp Ứng (Rise Time Delay): Là thời gian mất từ khi tín hiệu đầu vào tăng từ mức logic thấp lên mức logic cao cho đến khi tín hiệu đầu ra tương ứng dat murc logic cao

Thời Gian Trễ Rơi (Fall Time Delay): Là thời gian mất từ khi tín hiệu đầu vào giảm từ mức logic cao xuống mức logic thấp cho đến khi tín hiệu đầu ra tương ứng đạt mức logic thấp

Thời gian trễ của công CMOS phụ thuộc vào nhiều yếu tố như dung lượng công, kích thước transistor, và điện áp nguồn

Thời Gian Đáp Ứng (Rise and Fall Time):

Thời gian đáp ứng của công CMOS là thời gian mắt dé tín hiệu đầu ra của cổng chuyền từ mức logic 10% đến mức logic 90% của biên độ đầu vào, hoặc ngược lại Thời gian đáp ứng thường bao gồm:

Thời Gian Dap Ứng Lên (Rise Time): Là thời gian mắt từ khi tín hiệu đầu vào tăng từ 10% lên 90% của biên độ cho đến khi tín hiệu đầu ra tương ứng tăng từ 10% lên 90% của biên độ

Thời Gian Đáp Ứng Xuống (Fall Time): Là thời gian mất từ khi tín hiệu đầu vào giảm từ 90% xuống 10% của biên độ cho đến khi tín hiệu đầu ra tương ứng giảm từ

90% xuống 10% của biên độ

2.4.2 Tiêu thụ năng lượng:

1)

2)

Tiêu Thụ Năng Lượng Tĩnh:

Tiêu Thụ Năng Lượng Tĩnh Được Định Nghĩa: Là lượng năng lượng mả công CMOS tiêu thụ khi nó ở trạng thái không hoạt động, tức là không có tín hiệu đầu vào

Nguyên Nhân Tiêu Thụ Năng Lượng Tĩnh:

14