Thông số Mô phỏng Đo đạc
Tần số cộng hưởng 5,5 GHz 5,5 GHz
Băng thông (S11 ≤ -10 dB) 1400 MHz 1300 MHz
Độ lợi 18,2 dBi 18,64 dBi
SLL -14,4 dB -16,32 dB
2.4. Kết luận chƣơng 2
Chương 2 đã trình bày qui trình tổng quát thiết kế anten DSPD có băng thông rộng, độ lợi cao, có khả năng điều chỉnh tần số cộng hưởng và cải tiến để mở rộng băng thông một cách dễ dàng.
Các anten DSPD được áp dụng dụng để thiết kế hai anten mảng vi dải có độ lợi cao cho các ứng dụng trong hệ thống truyền thông băng tần C. Ngoài ra, các anten DSPD còn được sử dụng để thiết kế các anten mảng vi dải có SLL thấp được trình bày chi tiết ở chương 3. Các kết quả nghiên cứu ở Chương 2 đã được công bố tại các công trình [1-4].
CHƢƠNG 3
CÁC GIẢI PHÁP PHÁT TRIỂN ANTEN MẢNG VI DẢI CÓ ĐỘ LỢI CAO VÀ MỨC BÚP PHỤ THẤP
SỬ DỤNG TRỌNG SỐ CHEBYSHEV
Chương này trình bày qui trình tổng quát thiết kế anten mảng vi dải sử dụng phân bố Chebyshev và phần tử anten DSPD. Trên cơ sở đó, đề xuất hai giải pháp phát triển anten mảng vi dải có SLL thấp sử dụng mạng tiếp điện Chebyshev song song và nối tiếp.
Trong mô hình thứ nhất, anten mảng vi dải 8×1 phần tử anten DSPD tiếp điện song song được đề xuất. Mạng tiếp điện của anten mảng sử dụng các bộ chia công suất hình T và các bộ chuyển đổi phần tư bước sóng để phối hợp trở kháng cho phép biên độ tín hiệu tại các đầu ra của mạng tiếp điện tỉ lệ theo phân bố Chebyshev. Kết quả cho thấy, anten mảng hoạt động ở tần số cộng hưởng 4,95 GHz, có SLL đạt -25 dB và các thông số khác phù hợp với yêu cầu thiết kế.
Trong mô hình thứ hai, anten mảng vi dải 10×1 phần tử anten DSPD được thiết kế hoạt động ở tần số trung tâm 5,5 GHz. Mạng tiếp điện sử dụng kĩ thuật dây chêm hở mạch để tạo phân bố dòng theo trọng số Chebyshev nhằm hạ thấp SLL của anten mảng. Mô hình này cho thấy những ưu điểm nổi bật về kích thước và khối lượng, đặc biệt SLL có thể đạt dưới -26 dB và độ lợi đạt 17,5 dBi.
3.1. Qui trình tổng quát thiết kế anten mảng
Như đã được trình bày ở Chương 1, anten mảng vi dải có nhược điểm lớn là SLL khá cao. Do vậy, các giải pháp thiết kế anten mảng vi dải có SLL thấp cần phải hướng đến giải quyết các yếu tố ảnh hưởng đặc tính bức xạ của mảng nói chung và SLL nói riêng. Các phương pháp nhằm giảm SLL của anten mảng tuyến tính đã phân tích ở mục 1.4, hai giải pháp chính có thể thực hiện là tối ưu hóa vị trí các phần tử anten và điều chỉnh trọng số biên độ đầu ra của mạng tiếp điện. Đối với
anten mảng vi dải tuyến tính, việc tối ưu hóa vị trí các phần tử anten có thể thực hiện bằng các thuật toán như PSO, DEA,… như đã trình bày ở một số tài liệu [38, 42, 78]. Tuy vậy, giải pháp này thường dẫn đến sự phức tạp trong tính toán, thiết kế mạng tiếp điện và dễ gây ra sai số trong chế tạo.
Trong luận án này, giải pháp sử dụng trọng số Chebyshev (SLL = -30 dB) trong thiết kế mạng tiếp điện được áp dụng nhằm giảm SLL của anten mảng vi dải. Bên cạnh đó, vị trí các phần tử anten trong mảng được tối ưu với khoảng cách đều nhau và bằng 3g/4 dựa trên kết quả khảo sát đồ thị bức xạ của anten mảng theo các khoảng giữa các phần tử đơn như tại hình vẽ 3.1 dưới đây.
Hình 3.1. Khảo sát đồ thị bức xạ chuẩn hóa mảng ULA theo khoảng cách phần tử đơn
Toàn bộ qui trình thiết kế anten mảng được thể hiện trong lưu đồ hình 3.2.
Trong qui trình này, thiết kế phần tử anten DSPD đã được trình bày chi tiết tại chương 2. Do vậy, nội dung chủ yếu ở phần này tập trung vào các giải pháp thiết kế mạng tiếp điện kiểu song song hoặc nối tiếp có trọng số theo phân bố Chebyshev để kích thích các phần tử bức xạ của mảng.
Xác định yêu cầu thiết kế Tính toán số lƣợng phần tử (Đáp ứng yêu cầu độ lợi và búp sóng) Thiết kế phần tử đơn DSPD Thiết kế hệ thống tiếp điện Ghép mảng
Hình 3.2. Qui trình thiết kế anten mảng
Bƣớc 1: Xác định yêu cầu thiết kế
Ở bước này, cần xác định được yêu cầu về tần số cộng hưởng, băng thông, độ lợi,… Từ đó có thể đưa ra những giải pháp thiết kế về phần tử đơn, cấu hình của mảng để đáp ứng được các yêu cầu đã đặt ra. Trên thực tế, đối với mảng vi dải tuyến tính, thì các yêu cầu đặt ra thường bao gồm độ lợi (hoặc độ định hướng), độ rộng búp sóng (HPBWxoz, HPBWyoz) và SLL.
Bƣớc 2: Tính toán số lƣợng phần tử đơn cho anten mảng
Sau khi đã phân tích và đưa ra những giải pháp cấu hình của mảng, việc tiếp theo phải tính toán được số lượng phần tử đơn trong mảng đáp ứng được yêu cầu đặt ra. Cách thức tính toán số lượng phần tử sẽ được trình bày chi tiết ở các mục 3.2.1 và 3.3.1.
Bƣớc 3: Thiết kế phần tử đơn
Để xây dựng được mảng, ta phải có phần tử đơn đáp ứng được các yêu cầu đặt ra. Trên thực tế, tùy vào yêu cầu thiết kế có thể lựa chọn và đề xuất những mẫu thiết kế phù hợp. Chi tiết thiết kế phần tử anten DSPD đã được trình bày ở Chương 2.
Bƣớc 4: Thiết kế mạng tiếp điện
Mạng tiếp điện song song sử dụng trọng số Chebyshev:
Mô hình mạng tiếp điện song song được minh họa ở hình 1.5 và 3.5. Để thiết kế mạng tiếp điện trước hết cần xác định trọng số Chebyshev tại các đầu ra của mạng tiếp điện (có thể xác định các trọng số này bằng lệnh trong Matlab:
Chebwin(N,SLL)) và xác định được trở kháng đặc trưng đầu vào của anten mảng (thông thường anten mảng kết nối với SMA có trở kháng vào 50 Ω). Qui trình thiết kế mạng tiếp điện song song có thể được thực hiện như sau:
˗ Tùy thuộc vào các trọng số cụ thể, các phần tử anten được phối hợp với đường truyền thông qua các cấu trúc khớp nối có kích thước thích hợp hoặc bằng cách sử dụng bộ chuyển đổi λg/4.
˗ Mỗi cặp đường truyền từ hai phần tử anten đơn cạnh nhau được kết nối với bộ chia công suất hình T và phối hợp với đường tín hiệu vào, nếu cần thiết có thể thông qua một bộ chuyển đổi λg/4. Hệ số chia công suất được xác định theo trọng số Chebyshev.
˗ Lặp lại bước trên cho đến cặp cuối cùng, khi đường truyền được nối với điểm nguồn cấp tín hiệu của mảng.
Trong thiết kế các đường truyền có trở kháng đặc tính cao sẽ được sử dụng để giảm thiểu sự suy hao tín hiệu. Qui trình thiết kế có thể được thực hiện như trình bày trên (từ các phần tử anten đến điểm nguồn cấp tính hiệu) hoặc ngược lại.
Mạng tiếp điện nối tiếp sử dụng trọng số Chebyshev:
Mô hình mạng tiếp điện nối tiếp kiểu phân nhánh được minh họa ở hình 1.10b và 3.21. Đối với mạng tiếp điện nối tiếp, qui trình thiết kế có thể được thực hiện như sau:
˗ Xác định trở kháng đặc trưng đầu vào và ước tính trở kháng đường truyền chính ZTL của mảng theo băng thông trở kháng của mảng. ˗ Tính toán trở kháng đặc trưng của các nhánh Zs1, Zs2, Zs3,... theo phân
phối biên độ Chebyshev và trở kháng đường truyền trung tâm ZTL. ˗ Tính toán các bộ chuyển đổi g/4 để kết nối đường truyền trung tâm
với các phần tử anten.
Trong các bước trên, việc lựa chọn trở kháng đặc trưng của đường truyền chính tạo ra sự linh hoạt trong thiết kế mạng tiếp điện. Trên thực tế, việc lựa chọn
ZTL của mảng theo hai nguyên tắc: (1) đường truyền có trở kháng đặc tính cao để giảm thiểu sự suy hao tín hiệu, (2) băng thông trở kháng của anten mảng lớn nhất tương ứng với giá trị của ZTL.
Bƣớc 5: Ghép mảng
Do các phần tử đơn được thiết kế giống hệt nhau, nên việc ghép nối các phần tử anten đơn này vào mạng tiếp điện thường được thực hiện thông qua các bộ chuyển đổi g/4.
Chương này sẽ đề xuất hai giải pháp thiết kế anten mảng vi dải tuyến tính có độ lợi cao, SLL thấp tương ứng với hai mạng tiếp điện song song hoặc nối tiếp. Để đạt được SLL thấp, các mẫu thiết kế đề xuất đều sử dụng trọng số Chebyshev để thiết kế mạng tiếp điện. Bên cạnh đó, một số giải pháp khác như sử dụng tấm kim loại phản xạ, các thanh dẫn xạ theo nguyên lí anten Yagi-Uda cũng được áp dụng nhằm nâng cao độ lợi cho các anten mảng đề xuất. Chi tiết các giải pháp đề xuất được trình bày ở các mục 3.2 và 3.3 dưới đây.
3.2. Anten mảng vi dải tiếp điện song song Chebyshev có mức búp phụ thấp phụ thấp
Trong mục này, qui trình tổng quát thiết kế anten mảng đã trình bày ở mục 3.1 được áp dụng để thiết kế một anten mảng vi dải tiếp điện song song. Yêu cầu thiết kế đối với anten mảng vi dải đề xuất được tổng hợp trong bảng 3.1. Trong đó, tần số trung tâm được lựa chọn 4,95 GHz cho các ứng dụng hệ thống thiên văn vô tuyến (RAS) hoặc các ứng dụng khác trong băng tần C.
Bảng 3.1: Yêu cầu thiết kế anten mảng vi dải tiếp điện song song Chebyshev
Thông số Yêu cầu
Tần số trung tâm 4,95 GHz
Băng thông 200 MHz (S11≤ -10 dB)
SLL ≤ -25 dB
Vật liệu chất nền Roger RT/Duroid 5870tm
Độ rộng búp sóng trong mặt phẳng xoz ≤ 200
Độ rộng búp sóng trong mặt phẳng yoz ≥ 800
3.2.1. Tính toán số lƣợng phần tử đơn
Tùy thuộc vào các yêu cầu về độ lợi, độ rộng búp sóng của anten mảng để xác định số lượng phần tử phù hợp để đáp ứng được các yêu cầu đặt ra đó. Dựa vào phương trình thể hiện sự tương quan giữa độ định hướng và độ rộng búp sóng (3.1) [20], từ đó tính toán được góc nửa công suất trong các mặt phẳngxoz và yoz. Từ hệ số mảng AF của mảng tuyến tính như cho ở phương trình (1.16) ta có thể tìm được số lượng phần tử phù hợp để có được búp sóng và độ định hướng mong muốn.
*
( ) ( ) + (3.1)
Với yêu cầu HPBW ở hai mặt phẳng xozvà yozlà 200 ×900, thì từ (3.1) có thể thấy độ định hướng D sẽ đạt 13,6 dB. Sử dụng biểu thức (1.16) có thể suy ra số phần tử anten cần sử dụng là 8 phần tử. Bằng cách tương tự, ta cũng có thể xác định số phần tử anten của mảng như vậy từ biểu thức (1.36). Đồ thị bức xạ mảng ULA 8×1 phần tử với khoảng cách giữa các phần tử bằng 0,750 như tại hình 3.3 dưới đây.
Hình 3.3. Đồ thị bức xạ chuẩn hóa mảng ULA 8×1 phần tử, d=0,75
3.2.2. Thiết kế phần tử anten đơn
Áp dụng qui trình tính toán, thiết kế anten DSPD đã được trình bày ở mục 2.2.1 và yêu cầu thiết kế anten mảng vi dải tiếp điện song song ở bảng 3.1. Để thuận tiện cho việc ghép nối với mạng tiếp điện, các phần tử anten DSPD được thiết kế với đầu ra 50 Ω (phù hợp với các cổng ra của mạng tiếp điện). Cấu trúc anten DSPD đề xuất và các thông số thiết kế được trình bày trong hình 3.4 và bảng 3.2 dưới đây.
Bảng 3.2: Thông số thiết kế anten DSPD (đơn vị: mm)
Thông số Giá trị Thông số Giá trị
W1 10,5 L1 9,5
W2 7,37 L2 7,5
W3 1,25 L3 5
c 2,5 L4 6,2
Kết quả mô phỏng hệ số suy hao phản hồi và độ lợi của phần tử anten DSPD được trình bày trong các hình 3.5 dưới đây.
(a) Hệ số suy hao phản hồi S11 (b) Đồ thị bức xạ tại tần số 4,95GHz Hình 3.5. Kết quả mô phỏng phần tử anten DSPD
3.2.3. Thiết kế mạng tiếp điện song song
Áp dụng qui trình thiết kế mạng tiếp điện song song đã trình bày ở bước 3, mục 3.1 và yêu cầu thiết kế ở bảng 3.1 để thiết kế mạng tiếp điện song song với 8 cổng ra có biên độ tín hiệu theo phân bố Chebyshev. Để anten mảng vi dải đề xuất có thể đạt được SLL thấp hơn -25 dB, các trọng số Chebyshev cho 8 phần tử được lựa chọn với SLL bằng -30 dB được thực hiện bằng câu lệnh trong Matlab
(Chebwin(8,30)) như được trình bày trong bảng 3.3.
Bảng 3.3: Trọng số biên độ Chebyshev cho mảng 8×1 (SLL = -30 dB) Phần tử (i) 1 2 3 4 5 6 7 8
ui 0,262 0,518 0,812 1 1 0,812 0,518 0,262
ui(dB) -19,9 -13,98 -10,08 -8.27 -8.27 -10,08 -13,98 -19,9 Bảng 3.3 cho thấy, mạng tiếp điện mảng 8×1 phần tử có tính chất đối xứng. Do vậy, ta chỉ cần thiết kế mạng tiếp điện ở 4 cổng đầu tiên, sau đó lấy đối xứng qua trục của mảng để được mạng tiếp điện hoàn chỉnh. Hình 3.6 mô tả cấu trúc anten mảng vi dải tiếp điện song song.
Các trọng số biên độ Chebyshev ở bảng 3.3 (u1-u4) sẽ tương ứng với các hệ số biên độ tại các đầu ra của mạng tiếp điện (Z5-Z8). Theo bước 3 mục 3.1, mỗi cặp đường truyền từ hai phần tử đơn cạnh nhau được kết nối với một bộ chia công suất hình T. Do vậy, dựa vào các công thức tính toán bộ chia công suất hình T (1.23) - (1.25), ta sẽ tính toán được trở kháng đặc trưng của từng đoạn đường truyền và kích thước chiều rộng của đường truyền vi dải.
T1 T2
T3 T4
Để thuận tiện trong tính toán kích thước các đường truyền của mạng tiếp điện, ta nên thực hiện từ cổng vào mạng tiếp điện với trở kháng vào Z1 bằng 50 Ω:
- Bộ chia T1 cân bằng và bộ chuyển đổi λg/4 có trở kháng đặc trưng ZA sẽ chia đều tín hiệu sang hai nhánh.
- Bộ chia T2 không cân bằng sẽ chia tín hiệu sang hai nhánh với tỉ lệ trọng số (u1+u2) và (u3+u4).
- Bộ chia T3 không cân bằng sẽ chia tín hiệu sang hai nhánh với tỉ lệ trọng số
u1 và u2. Tương tự như vậy, bộ chia T4 sẽ chia tín hiệu sang hai nhánh còn lại với tỉ lệ biên độ là u3 và u4.
Cuối cùng, bằng việc sử dụng các bộ phối hợp trở kháng λg/4 để đưa trở kháng đầu ra của cổng bằng giá trị trở kháng đầu vào của các phần tử đơn. Các thông số của mạng tiếp điện được trình bày ở bảng 3.4.
Bảng 3.4: Thông số của mạng tiếp điện Chebyshev 8×1 (SLL = -30 dB)
Đƣờng truyền Z1 Z2 Z3 Z4 Z5 Z6 Z7 Z8 Trở kháng đặc trưng (Ω) 50 50 166 71 148 75 111 90 Chiều rộng đường truyền (mm) 4,6 4,6 0,24 2,4 0,34 2,30 0,9 1,52 Đƣờng truyền ZA ZB ZC ZD ZE ZF ZG Trở kháng đặc trưng (Ω) 35,35 91,1 59,58 86,02 61,24 74,5 67,1 Chiều rộng đường truyền (mm) 7,56 1,56 2,50 1,70 3,30 2,30 2,82
Kết quả mô phỏng phân bố dòng của mạng tiếp điện 8×1 phân bố Chebyshev được trình bày ở hình 3.7.
Hình 3.7. Kết quả mô phỏng phân bố dòng của mảng tại tần số 4,95 GHz
Kết quả mô phỏng các tham số S được thể hiện tại hình 3.8a và tổng hợp tại bảng 3.5 dưới đây.
(b) Pha của các tín hiệu đầu ra của mạng tiếp điện Hình 3.8. Kết quả mô phỏng các tham số S của mạng tiếp điện