Điều đầu tiên và trước hết, một chân đế đầu ra phải có khả năng kích đủ để đạt được thời gian nâng (lên - rise) và xuống (fall) chính xác cho một tải dung kháng xác định. Nếu chân đế kích các tải không phải CMOS thì bất cứ đặc tuyến một chiều (DC) được yêu cầu nào
88 phải được thỏa mãn. Trong phần này, chúng ta chỉ tập trung vào các chân đế để kích các tải CMOS. Với một dung kháng tải cho trước và mục tiêu thời gian lên và xuống xác định, các kích thước transistor đầu ra phải được tính toán từ các công thức thiết kế xác định. Thường chúng yêu cầu thực hiện bộ đệm để kết nối một tải thấp hơn vào mạch. Như đã đề cập, tỉ lệ 2,7 là tối ưu cho tốc độ hoạt động. Tuy nhiên, một tỉ lệ tầng vào khoảng 2-10 sẽ làm việc chính xác hơn. Thông thường, trong một chân đế, một mạch đảo hai tầng được sử dụng để tạo ra một tầng đầu ra không đảo.
Với các kích thước transistor đã được ước lượng, chúng ta có thể bắt đầu việc thực hiện layout. Vì các transistor lớn thường được sử dụng và các dòng I/O thường cao, khả năng dễ bị chốt (latch-up) là cao nhất trong các cấu trúc I/O. Do đó, các chỉ dẫn trong việc thực hiện layout phải được tuân thủ. Điều này có nghĩa là, thực hiện việc chia tách các transistor loại n và loại p và việc sử dụng các vành bảo vệ thích hợp được nối với rãnh cung cấp nguồn. Hiện tượng chốt (latch-up) sẽ cũng xảy ra khi sự tăng quá độ trên mức VDD hoặc dưới mức VSS. Các trường hợp này thường xảy ra tại các chân đế I/O do chúng là các giao tiếp với các mạch bên ngoài.
Khi kích các tải là các transistor lưỡng cực (TTL) với các cổng CMOS, các mức ngưỡng chuyển mạch khác nhau phải được xem xét. VIL của một cổng TTL là 0,4V trong khi đó VOL của một cổng CMOS là 0V. Do vậy, chúng ta không gặp phải vấn đề gì trong trường hợp này. VIH của một cổng TTL là 2,4V trong khi đó VOH của một cổng CMOS là 5V (với một nguồn cung cấp 5V) và do đó cũng không gặp phải vấn đề gì trong trường hợp này. Ở trạng thái thấp, bộ đệm CMOS phải có khả năng làm "chìm" (sink) 1,6mA cho một tải TTL chuẩn với một hiệu điện thế VOL<0,4V. Với các transistor kích thông thường, điều này thường không phải là vấn đề.