Mãi cho đến gần đây, các quá trình p-well đã trở thành một trong các dạng sẵn sàng phổ biến của công nghệ CMOS. Tuy nhiên, một điểm lợi của quá trình n-well là nó có thể được sản xuất trên cùng dây chuyền như đối với công nghệ nMOS truyền thống. Do đó quá trình này thường được tái thích nghi (retrofit) với các quá trình nMOS đã có.
Các bước sản xuất n-well điển hình cũng tương tự như với một quá trình tạo p-well, ngoại trừ một giếng n được sử dụng. Bước tạo mặt nạ đầu tiên xác định các vùng của giếng n. Quá trình này được theo sau bởi một quá trình cấy (implant) phốt-pho liều lượng thấp được
23 tiến hành trong nhiệt độ cao để tạo thành giếng n. Độ sâu của giếng được được tối ưu hóa để đảm bảo chống lại sự phá vỡ của khuếch tán p+
và đế loại p mà không phải thỏa hiệp (compromise) sự chia tách giếng n và n-. Các bước tiếp theo là định ra các thiết bị và các khuếch tán khác, để hình thành vùng ô-xít, các nút cắt liên kết, và quá trình phủ kim loại. Một mặt nạ n-well được sử dụng để xác định các vùng giếng n, như đối lập với một mặt nạ p-well trong quá trình p-well. Một mặt nạ n+ có thể được sử dụng để xác định các transistor kênh n và các tiếp xúc VDD. Một cách khác, chúng ta có thể sử dụng một mặt nạ p+ để định ra các transistor kênh p, vì các mặt nạ thường bù nhau.
Vì có sự khác nhau về độ linh động của các dòng hạt mang điện (charge carrier), quá trình n-well tạo ra các đặc tính kênh p không tối ưu, chẳng hạn như dung kháng tiếp xúc cao và hiệu ứng thân đế cao (trong cùng cách mà quá trình p-well ảnh hưởng lên các transistor kênh n). Tuy nhiên, nhiều thiết kế CMOS mới nổi có số thiết bị kênh n nhiều hơn kênh p, do đó ảnh hưởng tổng thể của chất lượng hoạt động thấp của các transistor kênh p có thể được giảm thiểu bằng các thiết kế một cách cẩn thận. Như vậy, công nghệ n-well mang lại một điểm mạnh rõ rệt, vì các đặc tính thiết bị tối ưu chỉ yêu cầu với các transistor kênh n mà không cần thiết cho các transistor kênh p. Và do đó, các thiết bị kênh n có thể được sử dụng để tạo các thành phần lô-gíc với tốc độ và mật độ cao, trong khi đó các thiết bị kênh p có thể cơ bản đóng vai trò như các thiết bị kéo-lên (pull-up). Các mạch vào ra (I/O) loại n đầy đủ cũng có thể được sử dụng để tận dụng điểm lợi này. Mặc dù có nhiều quá trình CMOS n-well được đưa ra, quá trình xử lý được phát triển bởi trường Đại học California tại Berkeley thường được chọn như một công cụ thích hợp minh họa chi tiết các bước trong quá trình sản xuất. Các bước được diễn đạt trong một ngôn ngữ mô tả đầu vào quá trình (Process Input Description Language). Chẳng hạn một số lệnh của ngôn ngữ có dạng:
SUBSTRATE <NAME> (*TYPE=[P,N] IMPURITY=[ ]) Xác định tên lớp đế, loại và mức độ tạp chất.
OXIDE <NAME> THICKNESS=[ ] Cụ thể hóa lớp ô-xit và độ dày lớp ô-xít.
Một tệp đầu vào quá trình hoàn chỉnh có phần đầu có dạng 1. LEVEL 1
2. SUBS SILICON TYPE=P IMPU=1e13 3. OXIDE OX1 THICK=0.1
...