Một cổng lô-gic giả nMOS được minh họa trong hình 3.4 [2]. Đây là một mở rộng của một mạch đảo. Trong mạch này, thiết bị tải (load) là một transistor loại p đơn lẻ với cực cửa được nối với VSS. Mạch này tương đương với một cổng nMOS nguyên thủy ngoại trừ sự suy yếu hoặt mở rộng tải nMOS được thay thế bởi một transistor loại p. Cũng tương tự cổng nMOS, tỷ số độ lợi của tải transistor loại p với các transistor đẩy kéo (driver) n, load\driver, có thể được chọn để đạt được đủ độ lợi nhằm tạo ra được các mức lô-gic thống nhất. Việc thiết kế các kiểu cổng loại này liên quan đến việc chọn tỷ lệ các kích thước của transistor để đảm bảo việc chuyển mạch đúng. Nghĩa là, tỷ số n\p hiệu dụng phải phù hợp với giá trị dự đoán cho tất cả các tổ hợp các giá trị đầu vào. Vấn đề chính mà loại cổng này (cũng tương tự như các cổng nMOS thông thường) gặp phải là sự tiêu tán công suất tĩnh xảy ra bất cứ khi nào chuỗi kéo-xuống được thực hiện. Vì tải p luôn luôn mở, khi transistor kéo-xuống n mở, dòng chảy trong cấu trúc cực cửa. Một cổng giả nMOS có n đầu vào sẽ có n+1 transistor. Trong một cổng bù, tải dung kháng trên mỗi đầu vào ít nhất bằng hai đơn vị tải cực cổng (dung kháng vào cực cổng của một transistor kích thước một đơn vị). Trong loại cổng này, tải tối thiểu có thể là một đơn vị tải cực cổng, và như vậy, có thể sử dụng chỉ một transistor cho mỗi thành phần của hàm đầu vào. Tuy nhiên, nếu các transistor kéo (driver) với kích thước tối thiểu được sử dụng, thì hệ số khuếch đại kéo-lên phải giảm để cho phép các mức chênh lệch
60 nhiễu chính xác. Và điều này lại làm chậm sự thời gian sườn lên của cổng. Cổng giả nMOS không có nhiều điểm mạnh so với cổng nMOS thông thường sử dụng cổng tải suy kiệt. Trong quá trình CMOS nó cung cấp một phương pháp cho việc thực hiện các mạch nMOS. Một lợi điểm có thể có của tải pMOS là nó không chịu ảnh hưởng của hiệu ứng thân như đối với tải suy yếu nMOS. Một cổng loại này được thực hiện có thể có mật độ lớn hơn một cổng bù đầy đủ.
Hình 3.4Lô-gic giả nMOS