Chương 4: Thiết kế một PCB
4.12. Định nghĩa khoảng trống
Yêu cầu về khoảng trống là do những yêu cầu về điện áp hoặc là những đền bù sai số cơ khí, hoặc là cả hai.
Đường mạch với đường mạch và đường mạch với Via
Giá trị này được ước lượng theo yêu cầu kĩ thuật. Giá trị này nên ở mức tối thiểu của yêu cầu kĩ thuật hoặc yêu cầu về điện. Vì cả đường mạch và Via đều không được hàn, nên không cần quan tâm tới khoảng trống mối hàn. Các giá trị như là
Đường mạch tới Đệm (được hàn) và Đường mạch tới Lỗ phụ thuộc vào những yêu cầu thêm vào, như là độ đối xứng và khoảng cách mối hàn.
Đường mạch tới Đệm (được hàn)
Nhìn chung khoảng cách từ đường tới đệm chỉ cần qua tân tới yêu cầu về khoảng cách cách điện. Bởi vì sai số của mối hàn, khoảng cách ngoài của đệm được hàn và đường mạch cần phải lớn hơn.
Xét một bảng mạch chuẩn 0.010”[0.254] phủ lên lớp mặt che phủ (0.005”[0.127] mỗi mặt) và khoảng cách tối thiểu là 0.006”[0.1524]. Sai số trung bình với hàn che phủ là 0.003”[0.0762]. Cộng 0.003”[0.0762] với 0.005”[0.127] của mặt nạ bằng 0.008”[0.2032] và là vùng trống xung quanh đệm.
Bởi vậy ta có công thức sau: Khoảng cách Đường tới Đệm là bằng annular mask swell + mask registration + electrical clearance (như bảng 4-11)
Đường mạch tới lỗ
Khoảng cách từ đường mạch tới lỗ tương tự như đường mạch tới đệm trừ sự khác biệt về khoảng cách chuẩn. Một đệm và một đường thì ở cùng một lớp, và khi lớp hoặc phim đặt không chuẩn, thì cả đệm và đường tịnh tiến với nhau. Còn với đệm và lỗ, các nhà sản xuất yêu cầu thêm khoảng trống quanh đệm để giảm ảnh hưởng của việc đặt không chuẩn giữa lỗ và lớp. Bởi vậy với những lỗi in mạch lệch được giữ lại ở đệm và khoảng cách chỉ là khoảng cách cách điện. Với khoảng cách giữa đường và lỗ, vì lỗ không được giữ lại trong đệm, nên khoảng trống gồm có độ lệch in mạch cộng với khoảng cách cách điện và cả mạ. Bảng 4-12 có thể được dùng để tính toán khoảng cách đường mạch tới lỗ.
Bảng 4-11: Khoảng cách từ đường mạch tới đệm
Bảng 4-12: Đường mạch tới lỗ (bảng SS/DS)
Chỉ có các sai số registration (sai số lớp, sai số khoan, và sai số in) cái tồn tại thì mới kể tới. Với bảng mạch SS/DS (Single Side / Double Side) không có các sai số registration. Chỉ có bảng mạch nhiều lớp ML mới có các lỗi này.
Một ví dụ của bảng mạch nhiều lớp ML, sử dụng công nghệ conventional với độ cách điện là 0.006”, có thể xem bảng 4-13
Một ví dụ của bảng mạch DS, sử dụng công nghệ conventoinal với độ cách điện 0.006”, như trong bảng 4-14
Khoảng cách từ lỗ tới lỗ thì đơn giản. Các lỗ cùng kích thước được khoan cùng thời điểm và chỉ cần để cách một khoảng như trong bảng 4-15. Bởi vì dung sai của việc khoan, lỗ được khoan sẽ có độ xê dịch ra ngoài. Giá trị này tuỳ thuộc vào từng công nghệ được dùng để khoan.
Đệm tới đệm
Đệm tới đệm thì không chỉ bi giới hạn bởi công nghệ mà còn cả những yêu cầu về lắp ráp. Các đệm lớn thì mối hàn càng lớn hơn. Điều này yêu cầu khoảng cách trên vùng được hàn sẽ lớn hơn như trong bảng 4-16
Bảng 4-13: Đường mạch tới lỗ (với bảng mạch nhiều lớp)
Bảng 4-14: Đường mạch tới lỗ (với bảng mạch SS/DS)
Bảng 4-15: Khoảng trống lỗ tới lỗ
Bảng 4-16: Khoảng cách từ đệm tới đệm phụ thuộc vào kích thước đệm
Bảng 4-17: Tính toán đường kích đệm kết thúc