Thiết kế máy đo điện tim, phần xử lý số cài đặt trên FPGA

ĐẠI HỌC QUỐC GIA TP HCM TRƯỜNG ĐẠI HỌC BÁCH KHOA TRẦN KHÔI NGUYÊN THIẾT KẾ MÁY ĐO ĐIỆN TIM, PHẦN XỬ LÝ SỐ CÀI ĐẶT TRÊN FPGA Chuyên ngành: Kỹ thuật điện tử Mã số: 605270 LUẬN VĂN THẠC SĨ TP HỒ CHÍ MINH, tháng năm 2011 CƠNG TRÌNH ĐƯỢC HỒN THÀNH TẠI TRƯỜNG ĐẠI HỌC BÁCH KHOA – ĐHQG – HCM Cán hướng dẫn khoa học: Th.S Hồ Trung Mỹ - TS Hoàng Trang (Ghi rõ họ, tên, học hàm, học vị chữ ký) Cán chấm nhận xét 1: PGS.TS Lê Tiến Thường (Ghi rõ họ, tên, học hàm, học vị chữ ký) Cán chấm nhận xét 2: TS Trương Quang Vinh (Ghi rõ họ, tên, học hàm, học vị chữ ký) Luận văn thạc sĩ bảo vệ Trường Đại học Bách Khoa, ĐHQG Tp HCM ngày 12 tháng 07 năm 2011 Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm: (Ghi rõ họ, tên, học hàm, học vị Hội đồng chấm bảo vệ luận văn thạc sĩ) PGS.TS Lê Tiến Thường TS Hoàng Trang TS Trương Quang Vinh TS Đặng Thành Tín PGS.TS Hồng Đình Chiến Xác nhận Chủ tịch Hội đồng đánh giá LV Trưởng Khoa quản lý chuyên ngành sau luận văn sửa chữa (nếu có) CHỦ TỊCH HỘI ĐỒNG TRƯỞNG KHOA ………… ĐẠI HỌC QUỐC GIA TP.HCM TRƯỜNG ĐẠI HỌC BÁCH KHOA CỘNG HÒA Xà HỘI CHỦ NGHĨA VIỆT NAM Độc lập - Tự - Hạnh phúc NHIỆM VỤ LUẬN VĂN THẠC SĨ Họ tên học viên: TRẦN KHÔI NGUYÊN MSHV: 01407349 Ngày, tháng, năm sinh: 08/01/1981 Nơi sinh: Tiền Giang Chuyên ngành: Kỹ thuật điện tử Mã số: 605270 I TÊN ĐỀ TÀI: Thiết kế máy đo điện tim, phần xử lý số cài đặt FPGA II NHIỆM VỤ VÀ NỘI DUNG: • Nghiên cứu lý thuyết điện tâm đồ • Thiết kế thi cơng phần cứng cho máy đo điện tim • Thiết kế phần xử lý số cho máy đo điện tim cài đặt FPGA III NGÀY GIAO NHIỆM VỤ: 14/02/2011 IV NGÀY HOÀN THÀNH NHIỆM VỤ: 01/07/2011 V CÁN BỘ HƯỚNG DẪN: Th.S HỒ TRUNG MỸ – TS HOÀNG TRANG Tp HCM, ngày …… tháng …… năm 20…… CÁN BỘ HƯỚNG DẪN (Họ tên chữ ký) CHỦ NHIỆM BỘ MÔN ĐÀO TẠO (Họ tên chữ ký) TRƯỞNG KHOA ….……… (Họ tên chữ ký) LỜI CÁM ƠN Tôi xin gửi lời cảm ơn chân thành đến tất thầy cô trường Đại học Bách Khoa TP.HCM trực tiếp giảng dạy truyền đạt phương pháp học tập, trang bị cho tơi kiến thức bổ ích năm học trường Tôi xin chân thành cám ơn đến thầy Hồ Trung Mỹ thầy Hoàng Trang, người định hướng đề tài tận tình bảo, giúp đỡ, tạo điều kiện tốt để tơi hồn thành luận văn Cuối cùng, tơi xin cám ơn gia đình tất anh chị, bạn bè giúp đỡ, động viên suốt trình học tập thời gian làm luận văn tốt nghiệp Tp Hồ Chí Minh, tháng 07 năm 2011 Học viên Trần Khơi Ngun TĨM TẮT LUẬN VĂN Nội dung luận văn bao gồm việc nghiên cứu kiến thức điện tim cần thiết, sau luận văn thực phần thiết kế máy đo điện tim gồm phần cứng mã RTL cho phần xử lý số ngơn ngữ Verilog, chương trình viết Matlab để hiển thị dạng sóng ECG nhịp tim ABSTRACT This paper presents some knowledge of the electrocardiography, then reports on the new design and development of a electrocardiogram (ECG) measurement instrument with the FPGA-based DSP, followed by a small Matlab program to display the ECG waveform and heart rate LỜI CAM ĐOAN Tôi xin cam đoan danh dự kết thiết kế máy đo điện tim với phần xử lý số cài đặt FPGA, không chép ăn cắp quyền Các chữ viết tắt Các chữ viết tắt A ADC AV Analog-to-Digital Converter AtrioVentricular bpm beats per minute CMRR CTR Common Mode Rejected Ratio Current Transfer Ratio ECG EMG ElectroCardioGram ElectroMyoGram FIFO FPGA First In First Out Field-Programmable Gate Array HDL Hardware Description Language IA IIR IP Instrumentation Amplifier Infinite Impulse Response Intellectural Property RTL Register Transfer Level SA SOS SinoAtrial Second-Order Section VCG VectorCardioGram B C E F H I R S V Trang Mục lục Mục lục Chương Giới thiệu 1.1 Điện tâm đồ 1.2 Mục tiêu luận văn 1.3 Giải pháp thực Chương Lý thuyết điện tim 11 2.1 Nguyên lý cấu tạo tim 11 2.2 Sự tuần hoàn máu 12 2.3 Cơ chế điện học tim 14 2.4 Phép ghi điện tim 15 2.4.1 Cơ phép ghi điện tim 15 2.4.2 Điện cực 17 2.4.3 Máy phát tương đương tim 18 2.4.4 Sự hình thành điện tâm đồ 23 2.4.5 Các đạo trình chi chuẩn 25 2.4.6 Các đạo trình chi tăng cường 26 2.5 Các hệ thống đạo trình điện tâm đồ 33 2.5.1 Điện tâm đồ 12 đạo trình 33 2.5.2 Véc tơ điện tim 34 2.5.3 Hệ thống đạo trình theo dõi 36 2.6 Các đặc tính tín hiệu ECG 37 2.7 Các loại nhiễu ảnh hưởng đến tín hiệu ECG 38 Chương Thiết kế máy đo điện tim – Phần cứng 40 3.1 Mạch khuyếch đại đo lường 40 3.2 Mạch lái chân phải 42 3.3 Bộ tiền lọc chống chồng lấn phổ 44 3.4 Mạch chia dịch áp 46 3.5 Chuyển đổi tương tự sang số (ADC) 47 3.6 Mạch cách ly 47 3.7 Nguồn cấp điện 49 3.8 Sự an toàn bệnh nhân 50 Chương Thiết kế máy đo điện tim – Phần xử lý số 51 4.1 Sơ đồ khối thiết kế 51 4.2 Qui trình thiết kế 52 4.3 Khối ecg_top 53 4.3.1 Chức 53 4.3.2 Sơ đồ khối 53 4.4 Khối clock_divider 54 4.4.1 Chức 54 4.4.2 Sơ đồ khối 54 4.4.3 Mô tả hoạt động 55 4.5 Khối spi 56 Trang Mục lục 4.5.1 Chức 56 4.5.2 Sơ đồ khối 56 4.5.3 Sơ đồ máy trạng thái 57 4.5.4 Mô tả hoạt động 58 4.6 Khối butterworth_iir 61 4.6.1 Chức 61 4.6.2 Sơ đồ khối 61 4.6.3 Mô tả 62 4.6.3.1 Ảnh hưởng chiều dài từ hữu hạn 63 4.6.3.2 Biểu diễn hệ số 64 4.6.3.3 Biểu diễn ngõ vào/ra 64 4.6.3.4 Tính tốn hệ số lọc 64 4.6.4 Khối multiplier 68 4.6.4.1 Chức 68 4.6.4.2 Sơ đồ khối 68 4.6.4.3 Lưu đồ giải thuật 69 4.6.4.4 Hiện thực khối multiplier 71 4.7 Khối notch_filter 71 4.7.1 Chức 71 4.7.2 Sơ đồ khối 71 4.7.3 Tính tốn hệ số lọc 72 4.8 Khối heart_rate 76 4.8.1 Chức 76 4.8.2 Sơ đồ khối 76 4.8.3 Mô tả hoạt động 77 4.8.4 Khối divider 78 4.8.4.1 Chức 78 4.8.4.2 Sơ đồ khối 78 4.8.4.3 Lưu đồ giải thuật 79 4.8.4.4 Hiện thực khối divider 81 4.9 Khối multiplexer 81 4.9.1 Chức 81 4.9.2 Sơ đồ khối 81 4.9.3 Sơ đồ máy trạng thái 82 4.9.4 Mô tả hoạt động 84 4.10 Khối fifo_async 85 4.10.1 Chức 85 4.10.2 Sơ đồ khối 85 4.10.3 Mô tả hoạt động 86 4.10.4 Khối fifo_mem 88 4.10.4.1 Chức 88 4.10.4.2 Sơ đồ khối 88 4.10.5 Khối fifo_sync_r2w 89 4.10.5.1 Chức 89 4.10.5.2 Sơ đồ khối 89 4.10.6 Khối fifo_sync_w2r 90 4.10.6.1 Chức 90 Trang Mục lục 4.10.6.2 Sơ đồ khối 90 4.10.7 Khối fifo_rptr_empty 91 4.10.7.1 Chức 91 4.10.7.2 Sơ đồ khối 91 4.10.8 Khối fifo_wptr_full 92 4.10.8.1 Chức 92 4.10.8.2 Sơ đồ khối 92 4.11 Khối uart_tx_async 93 4.11.1 Chức 93 4.11.2 Sơ đồ khối 93 4.11.3 Sơ đồ máy trạng thái 94 4.11.4 Mô tả hoạt động 97 4.11.5 Khối uart_bclk_gen 98 4.11.5.1 Chức 98 4.11.5.2 Sơ đồ khối 98 4.11.5.3 Mô tả hoạt động 98 Chương Chương trình Matlab hiển thị dạng sóng điện tim đánh giá kết 100 5.1 Chương trình Matlab hiển thị dạng sóng điện tim 100 5.2 Đánh giá kết 101 5.2.1 Kết chạy với liệu mẫu 102 5.2.2 Kết chạy với liệu thực kết nối với bệnh nhân 106 Chương Kết luận hướng phát triển đề tài 108 6.1 Kết luận 108 6.2 Hướng phát triển đề tài 108 Tài liệu tham khảo 109 Trang Chương Thiết kế máy đo điện tim – Phần xử lý số Hình 4.42: Sơ đồ máy trạng thái đọc liệu từ FIFO khối uart_tx_async Bảng 4.24: Bảng mô tả máy trạng thái đọc liệu từ FIFO khối uart_tx_async Trạng thái IDLE_R READ_DATA_R TX_DATA_R Mô tả chức Trạng thái rỗi Trạng thái đọc liệu từ FIFO Trạng thái truyền liệu đọc từ FIFO qua cổng COM Bảng 4.25: Bảng mơ tả tín hiệu điều khiển chuyển trạng thái đọc liệu từ FIFO khối uart_tx_async Tên tín tiệu rst_n rempty tx_finish Mức logic tích cực Logic Logic Logic Mơ tả chức Tín hiệu reset Tín hiệu báo FIFO rỗng Tín hiệu báo truyền xong hiệu đọc từ FIFO Lúc ban đầu máy trạng thái trạng thái IDLE/IDLE_R Khi có liệu ghi vào FIFO, tín hiệu rempty xuống báo hiệu có liệu FIFO, máy trạng thái đọc liệu từ FIFO chuyển sang trạng thái READ_DATA_R để đọc liệu từ FIFO, đồng thời bật tín hiệu rinc lên để tăng địa đọc FIFO Xung nhịp tiếp theo, máy trạng thái đọc liệu từ FIFO chuyển sang trạng thái Trang 96 Chương Thiết kế máy đo điện tim – Phần xử lý số TX_DATA_R Ở trạng thái này, tín hiệu tx_start bật lên để báo hiệu cho máy trạng thái truyền liệu chuyển sang trạng thái truyền liệu Máy trạng thái truyền liệu trạng thái START, DATA0, …, STOP tín hiệu bclk tích cực Ở trạng thái STOP, tín hiệu tx_finish tích cực để báo hiệu truyền xong liệu Tùy theo trạng thái tín hiệu rempty, máy trạng thái đọc liệu từ FIFO chuyển sang trạng thái READ_DATA_R để đọc liệu từ FIFO hay trạng thái rỗi IDLE_R 4.11.4 Mơ tả hoạt động Hình 4.43 trình bày định dạng frame UART Hình 4.43: Định dạng frame UART Trong đó: IDLE: khơng có truyền đường dây St: Start bit (n): bit liệu Bit dấu ngoặc vuông tùy chọn P: bit kiểm tra chẵn/lẻ (tùy chọn) Sp: Stop bit Ở đây, ta chọn tốc độ baud 115200 bps để đảm bảo FIFO không bị đầy Do truyền từ kit DE2 qua PC với khoảng cách ngắn, ta không sử dụng bit kiểm tra chẵn/ lẻ (Parity bit) Dữ liệu có chiều dài bit, sử dụng bit Stop Hình 4.44: Kết mô khối uart_async Trang 97 Chương Thiết kế máy đo điện tim – Phần xử lý số 4.11.5 Khối uart_bclk_gen 4.11.5.1 Chức Khối có chức tạo tín hiệu bclk tương ứng với tốc độ baud 115200 bps 4.11.5.2 Sơ đồ khối clk rst_n uart_bclk_gen bclk Hình 4.45: Sơ đồ khối khối uart_bclk_gen Bảng 4.26: Bảng mơ tả tín hiệu vào/ra khối uart_bclk_gen Tên tín hiệu IO Từ/Đến khối clk I clock_divider rst_n bclk I I ecg_top uart_tx_async Mức logic tích cực Logic Logic Mơ tả chức Tín hiệu xung nhịp 576 KHz Tín hiệu reset Tín hiệu điều khiển tốc độ baud 4.11.5.3 Mô tả hoạt động Do xung nhịp clk có chu kỳ 576 KHz, để tạo tốc độ baud 115200 bps (= 576KHz 5), khối dùng biến đếm để điều khiển tốc độ baud Hình 4.46 Trang 98 Chương Thiết kế máy đo điện tim – Phần xử lý số clk cnt bclk Hình 4.46: Giản đồ xung tạo bclk Trang 99 Chương Chương trình Matlab hiển thị dạng sóng điện tim đánh giá kết Chương Chương trình Matlab hiển thị dạng sóng điện tim đánh giá kết 5.1 Chương trình Matlab hiển thị dạng sóng điện tim Do đề tài chủ yếu chủ yếu thiết kế phần cứng mã RTL cho phần xử lý số sử dụng Matlab cơng cụ để hiển thị dạng sóng nhịp tim nên ta giới thiệu cách sử dụng chương trình phục vụ cho đề tài Ngay dấu nhắc gõ: >> my_ecg Ta giao diện sau: Hình 5.1: Giao diện chương trình Matlab ƒ Nút “Load data” dùng để tải liệu mẫu chuẩn bị Matlab vào SRAM kit DE2 để kiểm tra phần thiết kế mã RTL FPGA Trang 100 Chương Chương trình Matlab hiển thị dạng sóng điện tim đánh giá kết ƒ Nút “Connect” dùng để kết nối kit DE2 với máy tính thơng qua cổng nối tiếp COM Tốc độ baud 115200bps, bit liệu, bit stop, khơng có bit parity ƒ Nút “Exit” dùng để khỏi chương trình 5.2 Đánh giá kết Để hỗ trợ cho phần kiểm tra mã RTL FPGA, sơ đồ sau thêm vào mã RTL để hiển thị phần xử lý cho tiện việc kiểm tra SW1 read write SW0 (enable) SRAM Controller SW2 Bandpass Butterworth IIR filter (0,05-100Hz) SW3 0 SPI Bandpass Butterworth IIR filter (0,5-50Hz) Notch filter (50Hz) SW5 SW4 Hình 5.2: Sơ đồ hỗ trợ phần kiểm tra mã RTL Bộ lọc thông dải Butterworth IIR với băng thông 0,5-50Hz thiết kế thêm cho ứng dụng theo dõi ECG Kết phân tích tổng hợp với Quartus II thể Hình 5.3 Trang 101 Chương Chương trình Matlab hiển thị dạng sóng điện tim đánh giá kết Hình 5.3: Kết phân tích tổng hợp với Quartus II 5.2.1 Kết chạy với liệu mẫu ¾ Tín hiệu ECG với nhiễu 50Hz Hình 5.4: Tín hiệu ECG với nhiễu 50Hz trước lọc Trang 102 Chương Chương trình Matlab hiển thị dạng sóng điện tim đánh giá kết Kết quả: Nhiễu 50 Hz lọc nhịp tim tính xác Hình 5.5: Tín hiệu ECG với nhiễu 50Hz sau lọc ¾ Tín hiệu ECG với nhiễu 200Hz Hình 5.6: Tín hiệu ECG với nhiễu 200Hz trước lọc Trang 103 Chương Chương trình Matlab hiển thị dạng sóng điện tim đánh giá kết Kết quả: Nhiễu 200Hz lọc nhịp tim tính xác Hình 5.7: Tín hiệu ECG với nhiễu 200Hz sau lọc ¾ Tín hiệu ECG với nhiễu 50Hz 200Hz Hình 5.8: Tín hiệu ECG với nhiễu 50Hz 200Hz trước lọc Trang 104 Chương Chương trình Matlab hiển thị dạng sóng điện tim đánh giá kết Kết quả: Nhiễu 50Hz 200Hz lọc nhịp tim tính xác Hình 5.9: Tín hiệu ECG với nhiễu 50Hz 200Hz sau lọc ™ Nhận xét: Như vậy, phần mã RTL hoạt động theo chức đưa Với nhân sử dụng giải thuật Booth, radix-4 rút ngắn thời gian tính tốn cịn phân nửa số xung nhịp so với phương pháp cổ điển dịch bit.Việc rút ngắn thời gian tính tốn cịn phân nửa số xung nhịp đáp ứng ngõ lọc IIR bậc thấp (bậc 2) khơng đáng kể, nhiên lọc IIR bậc cao thực cách mắc cascade lọc bậc (SOS) việc rút ngắn thời gian tính tốn đáng ý Ngồi ra, việc sử dụng FIFO bất đồng để đồng liệu hai miền xung nhịp khác cho kết khả quan, tránh tượng liệu miền xung nhịp chưa ổn định mà miền xung nhịp bắt liệu, miền xung nhịp (miền xung nhịp chậm) chưa kịp bắt liệu miền xung nhịp (miền xung nhịp nhanh) liệu thay đổi Một điểm cần ý biểu diễn hệ số lọc IIR dạng dấu chấm cố định Việc chọn số bit để biểu diễn hệ số lọc IIR khơng thích hợp gây dịch chuyển Trang 105 Chương Chương trình Matlab hiển thị dạng sóng điện tim đánh giá kết cực, dẫn đến đáp ứng biên độ không mong muốn bất ổn Cuối cùng, kết thể ưu điểm lọc số: Bộ lọc số có tính lập trình được, dễ dàng thay đổi bậc lọc, tần số cắt độ gợn lọc tương tự muốn thay đổi phải thiết kế lại toàn mạch lọc Bộ lọc số dễ thiết kế, dễ kiểm tra dễ cài đặt Bộ lọc số ổn định lọc tương tự nhiệt độ độ ẩm thay đổi 5.2.2 Kết chạy với liệu thực kết nối với bệnh nhân Hình 5.10: Tín hiệu ECG kết nối với bệnh nhân ™ So sánh với kết thiết kế có phần xử lý số thực vi xử lý [10] Trang 106 Chương Chương trình Matlab hiển thị dạng sóng điện tim đánh giá kết Hình 5.11: Kết thiết kế có phần xử lý số thực vi xử lý [10] ™ Nhận xét: Máy đo điện tim hiển thị dạng sóng tín hiệu điện tâm đồ cách rõ ràng tính nhịp tim, ta thấy chu kỳ đập tim cách tuần hoàn Trang 107 Chương Kết luận hướng phát triển đề tài Chương Kết luận hướng phát triển đề tài 6.1 Kết luận Luận văn giới thiệu điện tâm đồ, trình bày thiết kế kết thiết kế máy đo điện tim gồm phần thi công phần cứng phần mã RTL Phần thiết kế miêu tả chương Kết mô RTL Quartus II trình bày chương kết chạy FPGA trình bày chương Với kết chạy với liệu mẫu FPGA chứng tỏ chức phần xử lý số đáp ứng yêu cầu Với kết chạy kết nối với bệnh nhân, ta thấy máy đo điện tim hoạt động 6.2 Hướng phát triển đề tài Thiết kế máy đo điện tim phát triển theo nhiều hướng khác nhau, chiều sâu chiều rộng Một số hướng phát triển liệt kê ¾ Cải tiến phần cứng tín hiệu ECG tốt ¾ Mở rộng phần cứng để đo tất 12 đạo trình ¾ Kết thu từ máy đo sau xử lý truyền vô tuyến (Bluetooth, Zigbee) máy tính để hiển thị kết ¾ Cải tiến mã RTL để tính giá trị thơng số ECG P, QRS, T ¾ Hiển thị kết gồm dạng sóng nhịp tim GLCD/VGA ¾ Tạo file lưu dạng sóng ECG, in trực tiếp máy in Trang 108 Tài liệu tham khảo Tài liệu tham khảo [1] Willis J.Tompkins, “Biomedical Digital Signal Processing”, ISBN: 0-13-067216-5, Prentice Hall, 1993 [2] Huỳnh Thu, Hồ Trung Mỹ, “Điện tử y sinh học”, NXB Đại học Quốc Gia TPHCM, 2005 [3] Lê Tiến Thường, “Xử lý số tín hiệu wavelets, Tập 1”, NXB Đại học Quốc Gia TPHCM, 2002 [4] Lê Tiến Thường, Bài giảng “Thiết kế lọc số đáp ứng xung vô hạn” [5] John G Webster “Medical Instrumentation: Application and Design, 4th edition”, ISBN: 13 978-0471-67600-3, John Wiley & Sons, Inc, 2010 [6] Sergio Franco, “Design with operational amplifiers and analog integrated circuits, 3rd edition”, ISBN: 0-07-232084-2, McGraw Hill, 2002 [7] Keshab K Parhi, “VLSI Digital Signal Processing Systems – Design and Implementation”, ISBN: 9812-53-023-1, John Wiley & Sons, Inc, 2003 [8] Uwe Meyer-Baese, “Digital Signal Processing with Field Programmable Gate Arrays”, ISBN: 3-540-41341-3, Springer, 2001 [9] Mi Lu, “Arithmetic and Logic in Computer Systems”, ISBN: 0-471-46945-9, John Wiley & Sons, Inc, 2004 [10] Enrique Company-Bosch, “ECG Front-End Design is simplified with MicroConverter”, Analog Dialogue 37-11, November 2003 [11] Clifford E Cummnings, “Simulation and Synthesis Techniques for Asynchronous FIFO design”, Sunburst Design, Inc [12] Joan Carletta, Robert Veillette, Frederick Krach, Zhengwei Fang, “Determining Appropriate Precisions for Signals in Fixed-Point IIR Filters” [13] Getting Started with Altera’s DE2 Board, Altera Corporation [14] DE2 Development and Education Board User Manual, Altera Corporation, 2006 Trang 109 LÝ LỊCH TRÍCH NGANG Họ tên: Trần Khôi Nguyên Ngày, tháng, năm sinh: 08/01/1981 Nơi sinh: Tiền Giang Địa liên lạc: 56/1 Cư xá Lữ Gia, P.15, Q.11, Tp.HCM QUÁ TRÌNH ĐÀO TẠO 2000 – 2005 Học đại học Trường Đại học Bách Khoa TPHCM Chuyên ngành Viễn Thông 2007 – Học cao học Trường Đại học Bách Khoa TPHCM Chuyên ngành Kỹ thuật điện tử Q TRÌNH CƠNG TÁC 3/2006 – 6/2008 Kỹ sư thiết kế vi mạch Công ty TNHH Thiết kế Renesas Việt Nam Bộ phận Kỹ thuật 6/2008 – Kỹ sư thiết kế vi mạch Công ty TNHH Applied Micro Việt Nam Bộ phận Kỹ thuật ... điện tử Mã số: 605270 I TÊN ĐỀ TÀI: Thiết kế máy đo điện tim, phần xử lý số cài đặt FPGA II NHIỆM VỤ VÀ NỘI DUNG: • Nghiên cứu lý thuyết điện tâm đồ • Thiết kế thi cơng phần cứng cho máy đo điện. .. the FPGA- based DSP, followed by a small Matlab program to display the ECG waveform and heart rate LỜI CAM ĐOAN Tôi xin cam đoan danh dự kết thiết kế máy đo điện tim với phần xử lý số cài đặt FPGA, ... Thiết kế máy đo điện tim – Phần cứng Chương Thiết kế máy đo điện tim – Phần cứng Yêu cầu máy đo điện tim phải thu tín hiệu yếu từ điện cực Các tín hiệu khoảng 1mV Hơn chúng ghép với thành phần DC