Thiết kế và hiện thực IP giải mã viterbi trên FPGA

Đại Học Quốc Gia Tp Hồ Chí Minh Đại Học QuốcĐẠI Gia HỌC Tp Hồ Chí Minh TRƯỜNG BÁCH KHOA TRƯỜNG ĐẠI HỌC BÁCH KHOA - NGUYỄN MINH KHÁNH NGỌC NGUYỄN TẤN KIỆT THIẾT KẾ VÀ HIỆN THỰC IP VÀ DGPS GIẢIỐNG MÃ GPS VITERBI TRÊN FPGA Chuyên ngành: KỸ THUẬT ĐIỆN TỬ Chuyên ngành: KỸ THUẬT ĐIỆN TỬ LUẬN LUẬNVĂN VĂNTHẠC THẠCSĨSĨ TP HỒ CHÍ MINH, tháng 12 năm 2008 TP HỒ CHÍ MINH, tháng năm 2009 CƠNG TRÌNH ĐƯỢC HỒN THÀNH TẠI TRƯỜNG ĐẠI HỌC BÁCH KHOA ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH Cán hướng dẫn khoa học: TS PHAN HỒNG PHƯƠNG ThS HỒ TRUNG MỸ (Ghi rõ họ tên, học hàm, học vị chữ ký) Cán chấm nhận xét 1: (Ghi rõ họ tên, học hàm, học vị chữ ký) Cán chấm nhận xét 2: (Ghi rõ họ tên, học hàm, học vị chữ ký) Luận văn thạc sĩ bảo vệ HỘI ĐỒNG CHẤM BẢO VỆ LUẬN VĂN THẠC SĨ TRƯỜNG ĐẠI HỌC BÁCH KHOA, NGÀY THÁNG NĂM ĐẠI HỌC QUỐC GIA TP HCM TRƯỜNG ĐẠI HỌC BÁCH KHOA CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc Lập - Tự Do - Hạnh Phúc -oOo - Tp HCM, ngày tháng năm 2009 NHIỆM VỤ LUẬN VĂN THẠC SĨ Họ tên học viên: NGUYỄN MINH KHÁNH NGỌC Ngày, tháng, năm sinh: 01 – 09 – 1982 Chuyên ngành: KỸ THUẬT ĐIỆN TỬ Mã số ngành: 605270 MSHV: 01408378 Khố (Năm trúng tuyển): 2008 Giới tính: Nữ Nơi sinh: Đà Nẵng 1- TÊN ĐỀ TÀI: Thiết kế thực IP giải mã Viterbi FPGA 2- NHIỆM VỤ LUẬN VĂN: • Tìm hiểu sở lý thuyết Thuật toán Viterbi cách thức thiết kế IP core • Mô giải mã Viterbi Matlab • Thiết kế lõi IP giải mã Vitrebi FPGA Cài đặt thiết kế lên Kit DE2 Altera • So sánh kết mô Matlab thi hành FPGA, nhận xét đánh giá thiết kế 3- NGÀY GIAO NHIỆM VỤ: 4- NGÀY HOÀN THÀNH NHIỆM VỤ: 06 – 07 – 2009 5- HỌ VÀ TÊN CÁN BỘ HƯỚNG DẪN 1: TS PHAN HỒNG PHƯƠNG 2: ThS HỒ TRUNG MỸ Nội dung đề cương Luận văn thạc sĩ Hội Đồng Chuyên Ngành thông qua CÁN BỘ HƯỚNG DẪN (Họ tên chữ ký) CHỦ NHIỆM BỘ MÔN QUẢN LÝ CHUYÊN NGÀNH (Họ tên chữ ký) LỜI CẢM ƠN Đề tài “ Thiết kế thực IP giải mã Viterbi FPGA” hoàn thành với hướng dẫn giúp đỡ tận tình Cơ – Tiến Sĩ Phan Hồng Phương Thầy – Thạc Sĩ Hồ Trung Mỹ Xin ghi nhớ lòng biết ơn sâu sắc gửi lời cảm ơn chân tình đến thầy Xin gửi lời cảm ơn chân thành đến Thầy Cô Giáo giảng dạy chương trình Cao học ngành Kỹ Thuật Điện Tử trường Đại Học Bách Khoa Tp.Hồ Chí Minh cung cấp nhiều kiến thức quý báu tạo điều kiện thuận lợi cho em hồn thành khóa học Xin chân thành cảm ơn bạn học viên cao học khóa 2007 khóa 2008 ngành Kỹ Thuật Điện Tử trường Đại Học Bách Khoa Tp.Hồ Chí Minh nhiệt tình giúp đỡ trao dồi kiến thức trình học tập Cuối xin gửi đến gia đình, bạn bè đồng nghiệp lời cảm ơn chân thành tạo điều kiện thuận lợi giúp đỡ vật chất lẫn tinh thần trình học tập thực luận văn Tp Hồ Chí Minh, ngày 06 tháng 07 năm 2009 NGUYỄN MINH KHÁNH NGỌC Mục lục - CHƯƠNG 1: - GIỚI THIỆU 10 1.1 Đặt vấn đề 10 1.1.1 Viterbi ai? 10 1.1.2 Thuật toán Viterbi 12 1.1.3 Phương thức thiết kế IP 13 1.2 Nội dung nghiên cứu 14 1.3 Ý nghĩa đề tài 15 CHƯƠNG 2: LÝ THUYẾT THUẬT TOÁN VITERBI 16 2.1 Vị trí vai trị mã hóa kênh 16 2.2 Cấu trúc mã hóa tích chập 17 2.3 Giải mã mã tích chập Viterbi 20 2.3.1 Giải mã định mềm định cứng 20 2.3.2 Thuật toán Viterbi định cứng 21 2.3.3 Thuật toán Viterbi định mềm 29 2.3.4 Xác suất lỗi 33 CHƯƠNG 3: GIẢI MÃ VITERBI BẰNG MATLAB 35 3.1 Đặt vấn đề 35 3.2 Sơ đồ khối 35 3.3 Lưu đồ mô 36 3.3.1 Khối nguồn tạo tín hiệu 38 3.3.2 Khối mã hóa 38 3.3.3 Khối nhiễu kênh 38 3.3.4 Khối giải mã 38 3.4 Giao diện người sử dụng (GUI) 39 CHƯƠNG 4: THIẾT KẾ VÀ HIỆN THỰC 42 IP GIẢI MÃ VITERBI TRÊN FPGA 42 4.1 Tổng Quan Về Board DE2 42 4.1.1 Sử dụng Pushbuttons Switches 43 4.1.2 Sử dụng LCD Module 44 4.2 Thiết kế giải mã Viterbi FPGA 45 4.2.1 Kiến trúc thiết kế 45 4.2.2 Giải thuật thiết kế 48 4.2.3 Các thông số IP core 50 4.2.4 Các tín hiệu ngõ vào ngõ 50 4.2.5 Sơ đồ tín hiệu kết nối 51 4.2.6 Testbench 53 4.2.7 Mô chạy script 54 4.2.8 Hướng dẫn sử dụng Source Code file 56 4.2.9 Nhiệm vụ tín hiệu thi hành Kit DE2 57 CHƯƠNG 5: SO SÁNH - NHẬN XÉT - ĐÁNH GIÁ 58 THIẾT KẾ 58 5.1 So sánh kết 58 5.2 Đánh giá thiết kế 58 5.2.1 Quá trình thiết kế 58 5.2.2 Ưu điểm 59 5.2.3 Hạn chế 60 5.3 Công việc tương lai 60 BẢNG SỬ DỤNG TÀI NGUYÊN 61 TÀI LIỆU THAM KHẢO 62 PHỤ LỤC 63 Testbench file 63 Top level 68 BMP Block 73 TRB Block 81 DANH MỤC HÌNH Hình 2-1: Sơ đồ khối tổng quát hệ thống thông tin số 16 Hình 2-2: Ví dụ mã tích chập x(i) chùm bit thông tin ngõ vào c(i) chùm bit mã hóa ngõ 17 Hình 2-3: Bộ mã hóa tích chập với k=1, n=2, r=1/2, m=2, K=3 19 Hình 2-4: Biểu diễn biểu đồ trạng thái .19 Hình 2-5: Biểu đồ trellis 20 Hình 2- 6: Giải mã định cứng mềm 21 Hình 2-7: Hệ thống mã tích chập .22 Hình 2-8: Kiểu kênh hệ thống nhị phân, p xác suất chéo .24 Hình 2-9: Giải mã Viterbi theo ví duï 29 Hình 3- 1: Sơ đồ khối 35 Hình 3- 2: Lưu đồ mô 37 Hình 3- 3: Giao diện người sử dụng (GUI) 40 Hình 4- 1: Board Altera DE2 42 Hình 4- 2: Sơ đồ khối chức board DE2 43 Hình 4- 3: Mạch Schmitt Trigger .44 Hình 4- 4: Gán pin cho hình LCD 45 Hình 4- 5: Sơ đồ khối top level giải mã Viterbi 46 Hình 4- 6: Ví dụ cho hoạt động giải mã Viterbi 46 Hình 4- 7: Sơ đồ khối BMP 47 Hình 4- 8: Luồng điều khiển khối traceback 48 Hình 4- 9: Lưu đồ thiết kế giải mã Viterbi FPGA 49 Hình 4- 10: Sơ đồ tín hiệu khối Viterbi_LCD 52 Hình 4- 11: Sơ đồ tín hiệu khối Viterbi 52 Hình 4- 12: Sơ đồ tín hiệu khối BMP TRB 53 Hình 4- 13: Kết mơ block v = 55 Hình 4- 14: Kết mơ block v = 16 56 THUẬT NGỮ TIẾNG ANH IP Sở hữu trí tuệ (Intellectual Property) FPGA Mảng cổng lập trình (Field-Programmable Gate Array) BMP Xử lý nhánh metric (Branch Metric Processing) BMC Tính tốn nhánh metric (Branch Metric Calculation) ACS Cộng – So sánh – Lựa chọn (Add-Compare-Select) SUR Đường tồn (Survivor) TRB Truy ngược trở (Tracing back) Luận văn cao học K2007 CHƯƠNG 1: CBHD: TS Phan Hồng Phương ThS Hồ Trung Mỹ GIỚI THIỆU 1.1 Đặt vấn đề 1.1.1 Viterbi ai? Andrew Viterbi, người phát minh thuật toán giải mã sử dụng hầu hết hệ thống thông tin tàu vũ trụ, tên lửa dẫn đường hệ thống thông tin di động (TTDĐ) tế bào, đồng sáng lập nhiều công ty viễn thông Linkabit, Qualcomm Nhưng biết ơng phải chạy trốn khỏi Bergamo, Italia cha mẹ tuổi để sang định cư Mỹ với đôi bàn tay trắng năm ngày trước xảy chiến thứ Những thành công cương vị khác kỹ sư thiết kế hệ thống, nhà kinh doanh, đường khoa học với ơng tất gói gọn bốn chữ “Đúng nơi lúc” Thời nhỏ sống Viterbi khó khăn Năm 10 tuổi, ngắm nhìn ngơi trường đại học cơng nghệ hàng đầu nước Mỹ, Viện công nghệ Massachusetts MIT từ bên sơng Charles, Viterbi ln ao ước phải sinh viên trường tốt nghiệp trung học Để thực ước mơ đó, ơng chọn cho đường làm việc học tập chăm Quyết tâm học tập ông mang lại cho ông hội trở thành sinh viên trường MIT ông bốn học sinh có số điểm cao tốt nghiệp trung học tổng số 225 sinh viên Mặc dù nhận vào học khoa Kỹ thuật Điện Đại học MIT, Andrew Viterbi khơng thể tập trung tồn thời gian cho học tập, thay vào ơng phải đăng ký học bán thời gian để có thời gian làm việc để kiếm sống Sau năm năm ơng có tay đại học thạc sỹ khoa học lúc vào năm 1957 Ngay sau tốt nghiệp, ông mời tham gia vào nhóm nghiên cứu thông tin liên lạc trung tâm nghiên cứu JPL (Jet Propulsion Laboratory) 10 Thiết kế IP giải mã Viterbi FPGA HVTH: Nguyễn Minh Khánh Ngọc Luận văn cao học K2007 CBHD: TS Phan Hồng Phương ThS Hồ Trung Mỹ sink_ready_q data_available, sop_source => sop_source_int, eop_source => eop_source_int, survive => survive, 72 Thiết kế IP giải mã Viterbi FPGA HVTH: Nguyễn Minh Khánh Ngọc Luận văn cao học K2007 CBHD: TS Phan Hồng Phương ThS Hồ Trung Mỹ sink_eop_del => sink_eop_del, sink_sop => sink_sop_ss, init_state => init_state_s, decbit => decbitnode ); reg_dec: PROCESS (clk, reset) BEGIN IF (reset = '1') THEN memdec_s '0'); ELSIF(clk'EVENT AND clk = '1') THEN if data_available = '1' then memdec_s(v downto 1)