PHÂN TÍCH VÀ ỨNG DỤNG VI MẠCH LM393

PHÂN TÍCH VÀ ỨNG DỤNG VI MẠCH LM393 LM393 là vi mạch gồm hai bộ so sánh hoạt động độc lập với điện áp bù nhỏ cỡ 2.0mV, hoạt động với cả nguồn cấp đơn hoặc hai nguồn đối xứng. Vi mạch LM393 tương thích với cả hai chuẩn TTL và CMOS, được sử dụng nhiều trong các bộ chuyển đổi tương tự số đơn giản, trong các khối VCO, trong các mạch tạo trễ thời gian, sóng vuông, các mạch dao động và cổng logic số thế cao.

ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ

TIỂU LUẬN:

PHÂN TÍCH VÀ ỨNG DỤNG

VI MẠCH LM393

MÔN HỌC: ỨNG DỤNG KỸ THUẬT MẠCH TÍCH HỢP

Lê Tuấn Anh Cao Quang Hoàng Nguyễn Thị Thùy Dương

Mục lục

1.1 Tổng quan 3

1.2 Sơ đồ nguyên lý 4

1.2.1 Mạch tạo nguồn dòng không đổi 4

1.2.2 Tầng khuếch đại vi sai 5

1.2.3 Tầng lối ra 6

1.3 Mô phỏng sơ đồ nguyên lý 7

2 Các mạch ứng dụng LM393 8 2.1 Mạch dò điểm không 8

2.2 Mạch tạo xung vuông 9

2.3 Mạch tạo xung vuông có điều chỉnh tần số 10

2.4 Mạch tạo thời gian trễ 11

1 Vi mạch LM393

1.1 Tổng quan

LM393 là vi mạch gồm hai bộ so sánh hoạt động độc lập với điện áp bù nhỏ cỡ 2.0mV, hoạt động với cả nguồn cấp đơn hoặc hai nguồn đối xứng

Vi mạch LM393 tương thích với cả hai chuẩn TTL và CMOS, được sử dụng nhiều trong các bộ chuyển đổi tương tự - số đơn giản, trong các khối VCO, trong các mạch tạo trễ thời gian, sóng vuông, các mạch dao động và cổng logic số thế cao

Đặc điểm vi mạch LM393:

• Dải nguồn nuôi rộng từ 2Vdc đến 36Vdc

• Dải nguồn nuôi kép +/- 1Vdc đến +/- 18Vdc

• Dòng cực máng rất thấp độc lập với điện áp nguồn nuôi: 0.4mA

• Dòng lối vào thấp: 25nA

• Dòng offset lối vào thấp +/- 5nA và điệp áp offset cực đại là +/- 3mA

• Dải điện áp lối vào chung thấp (bao gồm cả mức điện áp bằng đất)

• Dải điện áp lối vào vi sai bằng với điện áp của nguồn cung cấp

• Điện áp offset lối vào thấp:

– 2mA đối với LM393A

– 5mA đối với LM293/393

• Điện áp lối ra tương thích với các mức logic DTL, ECL, TTL, MOS và CMOS

• Điện áp bão hòa lối ra thấp: 250mV, 4mA

Sơ đồ chân

Hình 1: Sơ đồ chân của LM393

Số chân Chức năng Số chân Chức năng

1 Đầu ra (A) 5 Lối vào không đảo (B)

2 Lối vào đảo (A) 6 Lối vào đảo (B)

3 Lối vào không đảo (A) 7 Lối ra (B)

4 Đất 8 Nguồn

Bảng 1: Bảng các chân của LM393

1.2 Sơ đồ nguyên lý

Vi mạch LM393 gồm có ba khối chính: mạch tạo nguồn dòng không đổi, tầng khuếch đại vi sai và tầng lối ra

1.2.1 Mạch tạo nguồn dòng không đổi

Tầng đầu tiên là mạch tạo ra nguồn dòng cho các bộ so sánh vi sai gồm các transistor Q1, Q2, Q3, Q4

Transistor JFET F1 kênh N tạo nguồn dòng không đổi cấp cho IbQ1 và IcQ2, dẫn đến dòng IeQ1 và IbQ2 không đổi, từ đó tạo dòng collector Ic của Q4 không đổi, dẫn đến Ib của Q5, Q6, Q14 không đổi do vậy tạo ra các nguồn dòng không đổi

Q3 được nối như một diode có nhiệm vụ ổn định các nguồn dòng do sự thay đổi về nhiệt độ

Hình 2: Sơ đồ nguyên lý của LM393

1.2.2 Tầng khuếch đại vi sai

Tầng khuếch đại vi sai với hai lối vào +Input và -Input đưa tới base của Q8 và Q12 Q8 và Q9 là hai transistor đệm mắc theo kiểu cascode với có tác dụng khuếch đại dòng điện với trở kháng vào lớn đồng thời làm dịch mức điện áp đầu vào Tương tự Q10 và Q12 cũng được mắc cascode

Tín hiệu lối ra trên emittor của Q8 và Q12 đưa vào base của Q9 và Q10 Q9 và Q10 mắc thành tầng khuếch đại vi sai Nguồn dòng của tầng khuếch đại này do Q6 cung cấp Tải động của mạch khuếch đại vi sai là Q11 và diode được mắc theo kiểu gương dòng điện Gương dòng điện này sẽ biến đổi tín hiệu vi sai thành tín hiệu đơn theo cách sau:

Dòng điện tín hiệu trên collector của Q9 sẽ là đầu vào của gương dòng điện, trong khi đầu ra của gương dòng điện là dòng trên collector của Q11 thì được nối với collector của Q10 Tại đây dòng tín hiệu của Q9 và Q10 được cộng với nhau Do hai dòng vi sai này có biên độ bằng nhau và ngược pha, sau khi đi qua gương dòng điện và cộng lại sẽ được tín hiệu bằng hai lần dòng điện tín hiệu Mạch này đã hoàn tất quá trình biến từ tín hiệu vào vi sai thành tín hiệu ra đơn

Các nguồn dòng Q5A và Q5B (transistor Q5 trong sơ đồ nguyên lý) để tích điện cho tụ Emittor - Base của hai transistor này làm tăng thời gian đáp ứng trước sự thay đổi của tín hiệu vào

Hình 3: Sơ đồ tầng khuếch đại vi sai

1.2.3 Tầng lối ra

Thế lối ra của tầng khuếch đại vi sai lấy trên collector của Q10 đưa tới base của Q15 Q15 là transistor mắc theo kiểu emittor chung với tải động là dòng không đổi do Q14 tạo ra Thế lối

ra trên collector của Q15 đưa tới base của Q16 mắc theo kiểu emittor chung, hở Collector Collector hở cho phép thay đổi trở lối ra tùy thuộc vào trở tải

Hình 4: Sơ đồ tầng lối ra

Trạng thái của Q15 và Q16 luôn ngược nhau Nếu điện áp lối vào Input tới base lớn hơn hoặc bằng 0.7V thì Q15 dẫn, thế trên collector của Q15 giảm dẫn đến Q16 cấm Ngược lại nếu thế lối vào base của Q15 nhỏ hơn 0.7V, Q15 cấm, Q16 dẫn

Nguyên lý hoạt động

Bộ so sánh làm nhiệm vụ so sánh tín hiệu từ hai lối vào đảo và không đảo Lối ra là một trong hai mức điện áp tương ứng với hai mức logic 0 và 1 tùy thuộc vào thế tương đối của tín hiệu lối vào Nếu lối vào không đảo có thế lớn hơn lối vào đảo, mức logic lối ra là 1 và ngược lại

Một sự thay đổi nhỏ của hiệu điện thế lối vào base Q9 và Q10 dẫn đến một thay đổi lớn giữa tỉ số dòng Ic của Q9 và Q10 Qua mạch gương dòng điện, hai tín hiệu vi sai này được cộng lại và đưa tới base của Q15 Tùy thuộc vào giá trị của thế này sẽ làm cho Q15 dẫn hoặc

mở tương ứng với hai mức logic 0 và 1

1.3 Mô phỏng sơ đồ nguyên lý

Ta xây dựng mạch mô phỏng nguyên lý của LM393 trên phần mềm CircuitMaker:

Hình 5: Sơ đồ nguyên lý vi mạch LM393

Tín hiệu đưa vào lối vào không đảo của vi mạch là sóng sin tần số 1kHz, lối vào đảo được nối đất (so sánh tín hiệu sóng sin với thế 0V) Kết quả trên lối ra là xung vuông tần số 1kHz, nhảy bậc tại vị trí lối vào có giá trị bằng không

Hình 6: Kết quả mô phỏng vi mạch LM393

2 Các mạch ứng dụng LM393

2.1 Mạch dò điểm không

Mạch được nuôi bằng nguồn đơn Khi tín hiệu vào lớn hơn 0V, đầu ra ở mức thế cao Khi tín hiệu vào nhỏ hơn 0V, đầu ra nhảy xuống mức thấp

Hình 7: Sơ đồ mạch dò điểm không

Tín hiệu được đưa vào đầu +Input, đầu -Input được nối với đất Trở R1 nối dương nguồn làm trở kéo Tại chu kỳ dương VN < VP đầu ra bộ so sánh có mức VH Tại chu kỳ âm VN > VP đầu ra bộ so sánh có mức VL Tại thời điểm vượt qua điểm 0 hai đầu vào bằng nhau tín hiệu

vi sai đầu ra bằng V0, tại đó có quá trình chuyển trạng thái tương ứng với các điểm 0 Điểm

Hình 8: Kết quả mô phỏng mạch dò điểm không

2.2 Mạch tạo xung vuông

Hình 9: Sơ đồ mạch tạo xung vuông

IC LM393 được mắc theo sơ đồ mạch tạo dao động để tạo ra xung vuông Để mạch tự dao động cần phải có phản hồi dương, nghĩa là dù không có tín hiệu đưa vào mạch vẫn có thể tự dao động

Sơ đồ này có hai mạch phản hồi Mạch phản hồi âm gồm điện trở R4, tụ điện C, điện áp phản hồi đưa về chân âm Điện áp tại chân N, V chính là điện áp trên tụ U Mạch phản

Hình 10: Kết quả mô phỏng mạch tạo xung vuông

điện áp lối ra U = VL Tần số của xung phụ thuộc vào hằng số thời gian của mạch RC

Khi điện áp trên tụ UC nhỏ hơn điện áp phản hồi dương, tụ điện được tích điện Điện thế của tụ tăng dần đến điện áp bằng điện áp phản hồi dương Nếu điện áp trên tụ lớn hơn điện áp phản hồi dương thì tụ điện phóng điện Điện áp trên tụ giảm đến 0V Quá trình lặp lại khiến lối ra có dạng xung vuông

2.3 Mạch tạo xung vuông có điều chỉnh tần số

Hình 11: Sơ đồ mạch tạo xung vuông có điều chỉnh tần số

Nguyên lý hoạt động cũng giống như bộ tạo xung ở phần trên Mạch này có thêm biến trở cho phép thay đổi điện áp so sánh ở +Input, do đó thay đổi thời gian phóng nạp dẫn đến thay đổi tần số xung lối ra

2.4 Mạch tạo thời gian trễ

Hình 12: Sơ đồ mạch tạo thời gian trễ

Hình 13: Kết quả mô phỏng mạch tạo thời gian trễ

Tín hiệu xung vuông được đưa tới lối vào âm của IC1 Điện áp tại chân N nhỏ hơn điện

áp ở chân P, khi đó lối ra mang giá trị dương, tụ điện C tích điện Nếu điện áp ở chân N lớn hơn điện áp ở chân P thì điện áp lối ra mang giá trị âm, khi đó tụ C phóng điện Thời gian nạp và phóng của tụ phát sinh ra quá trình trễ với thời gian trễ được tính:

∆t = RC · ln(Vref

Vcc ) IC2 có chức năng sửa tín hiệu phóng nạp của tụ C để tái tạo lại tín hiệu ban đầu với thời

Tín hiệu vào xung vuông tần số 1Mhz.

Tín hiệu ra tần số 1Mhz bị trễ một khoảng 1.5 µ s