Giáo trình bài giảng môn học kiến trúc máy tính & thiết bị ngoại vi trường đại học hàng hải

Giáo trình bài giảng môn học kiến trúc máy tính & thiết bị ngoại vi trường đại học hàng hải

TR NG I H C HÀNG H I KHOA CÔNG NGH THƠNG TIN B MƠN K THU T MÁY TÍNH BÀI GI NG MÔN H C KI N TRÚC MÁY TÍNH VÀ THI T B NGO I VI H i Phòng – 2009 -1- M CL C Ch ng I: GI I THI U CHUNG L CH S PHÁT TRI N VÀ PHÂN LO I L ch s phát tri n Phân lo i máy tính II BI U DI N THƠNG TIN TRÊN MÁY TÍNH H m Các lo i mã Bi u di n s nguyên theo mã nh phân Bi u di n s th c theo mã nh phân Bi u di n d ng thông tin khác III CÁC LO I HÌNH MÁY TÍNH CÁ NHÂN Ch ng II: B X LÝ TRUNG TÂM T ch c b x lý T ch c ghi n v s h c logic ALU (Arithmetic and logic unit) n v i u n CU(Control Unit) M t s m r ng c a vi x lý máy tính cho n ngày BUS Ch ng III: H TH NG NH I KHÁI QUÁT V H TH NG NH C A MÁY TÍNH II PHÂN C P B NH III B NH BÁN D N Các lo i b nh bán d n T ch c b nh IV CACHE MEMORY Nguyên t c (principle) K thu t ánh x b nh cache IV QU N LÝ B NH Các k thu t qu n lý b nh B nh o S phân o n V K THU T GI I MÃ A CH C u t o m t vi m ch nh Gi i mã a ch cho b nh Gi i mã a ch b ng m ch NAND Gi i mã dùng m ch gi i mã ki u 74LS138 Ch ng IV: T P L NH VÀ CÁC MODE A CH T p l nh c a CPU Các nhóm l nh c a CPU H p ng (Assembly) Các Mode a ch Ch ng V: H TH NG VÀO RA I GI I THI U CHUNG Các thi t b ngo i vi Modul vào II GHÉP N I MÁY TÍNH V I THI T B NGO I VI Ghép n i n i ti p Ghép n i song song -2- III CÁC PH NG PHÁP I U KHI N VÀO RA Vào i u n b ng cách th m dò Vào i u n b ng Ng t Vào i u n b ng DMA Kh i i u n DMAC Ch ng VI: MÀN HÌNH I Nh ng khái ni m c b n Nguyên lý c a ph ng pháp hi n th hình nh video Nh ng c i m chung c a hình II Màn hình màu CRT (Cathod Ray Tube) C u t o Ph ng pháp quét dòng Ch ng VII: BÀN PHÍM Khái ni m K thu t dò phím Ch ng VIII: A a t (Magetic) a Quang (Optical Disk) Ch ng IX: THI T B GHÉP N I VÀ TRUY N THÔNG B chuy n i tín hi u Modem (Modulation - Demodulation) Các chu n giao ti p TÀI LI U THAM KH O -3- Ch ng I: GI I THI U CHUNG L CH S L ch s PHÁT TRI N VÀ PHÂN LO I phát tri n Nhi u th h trôi qua ng i ã th c hi n phép toán v i s ch y u b ng tay hay b ng công c tính thơ s (b ng tính, th c tính ) N m 1943,John Mauchley h c trò c a ông ã ch t o chi c máy tính i n t u tiên M chi c máy tính c t tên ENIAC (Electronic Numerial Itergrator And Calculator).Nó g m 18.000 èn i n t , 1500 r le, n ng 30 t n, tiêu th công su t i n 140KW.Chi c máy m c ích ph c v quân i chi n tranh th gi i l n th nh ng n n m 1946 m i hồn thành Cho n ngày máy tính ã có nh ng s phát tri n v t b c, ng d ng h u h t ho t ng c a xã h i v i r t nhi u ch ng lo i th h tu theo công vi c Tuy nhiên k t ó n có th phân máy tính thành th h sau: Th h 1: (1950-1959): V k thu t: linh ki n dùng èn i n t , tin c y th p, t n hao n ng l toán t vài nghìn n vài tr m nghìn phép tính/giây V ph n m m:ch y u dùng ngôn ng máy l p trình V ng d ng: m c ích nghiên c u khoa h c k thuât ng T c tính Th h 2: (1959-1964): V k thu t:linh ki n bán d n ch y u transistor B nh có dung l ng l n V ph n m m: ã b t u s d ng m t s ngơn ng l p trình b c cao:Fortran,Algol, Cobol, V ng d ng: tham gia gi i toán kinh t xã h i Th h (1964-1974) V ti l V d V k thu t: linh ki n ch y u s d ng m ch tích h p (IC),các thi t b ngo i vi cc i n, a t c s d ng r ng rãi.T c tính tốn t vài tri u phép toán giây;dung ng b nh t vài MB (Megabytes) ph n m m: Xu t hi n nhi u h i u hành khác nhau.X lí song song Ph n m m a khác ng, ch t l ng cao, cho phép khai thác máy tính theo nhi u ch ng d ng: tham gia nhi u l nh v c c a xã h i Th h th (1974-199?): V k thu t: X d ng m ch tích h p c l n (Very large scale integration) VLSI, thi t k c u trúc a x lí T c t t i hàng ch c tri u phép tính /giây ây ch y u nói v c u trúc máy vi tính t ng thích IBM nên l ch s c a chi c máy PC g n li n v i s phát tri n c a IBM-PC.chi c máy tính cá nhân ã phát tri n v i s phát tri n c a b vi x lý Máy IBM_PC coi nh Atlanta c a IBM o c kh i u t m t cơng trình c a phịng thí nghi m t i T n m 1979-1980 IBM hoàn thành chi c máy Datamaster Máy dùng vi x lý 16 bit c a Intel -4- o o o o o o o o V N m 1980 k ho ch s n xu t máy PC b t u c th c hi n Chi c máy IBM_PC u tiên dùng m t b vi x lý bits c a Intel, b VXL 8085 N m 1981-1982 IBM s n xu t máy tính PC s d ng b vi x lý 8086,8088 N m 1984 máy tính x d ng chíp 80286 N m 1987 máy tính x d ng b VXL 32bits 80386 N m 1990 b VXL 80486 i v i nhi u tính n ng h n N m 1993 B VXL Pentium i m m t th h vi tính cá nhân m i v i 64 bits d li u, 32 bit a ch 1995-1999 th h VXL m i nh MMX,Pentium II,III v i kh n ng bi u di n không gian chi u, nh n d ng ti ng nói T n m 2000 v i Merced m t th h VXL 64 bit v i c u trúc hoàn toàn m i i ã t o m t th h máy vi tính m i ng d ng : Máy tính ã c áp d ng h u h t l nh v c c a xã h i Th h th 5:Theo án c a ng i Nh t chi c máy tính i n t th h th có c u trúc hồn tồn m i, bao g m kh i c b n.M t kh i c b n máy tính i n t có c u trúc nh hi n liên h tr c ti p v i ng i s d ng thông qua kh i giao ti p trí th c g m kh i con: b x lý giao ti p, c s tri th c kh i l p trình Phân lo i máy tính Máy tính (computer) m t khái ni m t ng i r ng, tu theo c u trúc, ch c n ng, hình dáng mà có th phân nhi u lo i khác V c n b n máy tính c phân làm lo i sau: a Phân lo i theo kh n ng Máy tính l n (mainframe computer) Máy tính (mini computer) máy vi tính (Microcomputer) tính tốn Máy tính l n (mainframe computer): có kh n ng gi i nh ng toán l n t c nhanh.Chúng c thi t k c bi t v i chi u dài bus d li u r ng 64 bit ho c h n Kích th c b nh làm vi c r t l n Giá thành cao ch c chuyên dùng cho ng d ng quân s , ngân hàng, khí t ng Máy tính l n c dùng khoa h c mô ph ng nghiên c u hi n t ng v t lý nh v n h t nhân Ví d nh máy tính l n IBM 4381, Honeywell DSP8, hay Deepblue Máy tính (mini computer) m t d ng thu nh c a máy tính l n Chi u r ng d li u vào kho ng 32 bit n 64 bit Do giá thành th p h n máy tính l n,tính n ng m nh nên máy tính r t c a dùng nghiên c u khoa h c Máy vi tính (MicroComputer): Nh ng máy dùng b vi x lý (h Intel, Motorola) làm c t l õi, vi i u n (microcontroler)và máy tính m t vi m ch (one-chip microcomputer) u thu c h máy vi tính c i m chung v cơng ngh c a h m c t h p l n VLSI (very large scale integration) dùng công ngh CMOS (complementary metal oxide silicon) ch t o m ch logic T c phát tri n vi x lý 32 bit 64 bit hi n i làm kho ng cách gi a máy tính l n máy vi tính ngày thu h p Tr m làm vi c (workstation) c ng m t lo i máy vi tính, c i m khác bi t so v i máy tính cá nhân PC có kh n ng c nhi u ng i x d ng m t lúc c m t ng i s d ng Giá thành c a chúng Máy tính cá nhân PC (Personal Computer) ch r c u hình n gi n, c chu n hố, c s n xu t hàng lo t v i s l ng l n.Cùng v i s phát tri n c a khoa h c công ngh mà máy tính cá nhân ngày ã có th làm c nh ng công vi c mà tr c v n ch c quy n c a máy tính l n b Phân lo i theo nguyên lý Máy tính c khí Máy tính t ng t -5- Máy tính s c Phân lo i theo ki n trúc *Ki n trúc tu n t (ki n trúc VonNewman c i n) Máy tính g m CPU, Memory, I/O X X X X M e m o ry CPU g m: ghi (regiser) ALU (Arithmetic Logical Unit) CU (Control Unit) R e g is te r ALU CU c i m: X X Còn Th c hi n l n l T c ch m I/O t t ng l nh m t c g i ki n trúc SISD(Single Instruction Stream-Single Data Stream) *Ki n trúc song song T Ýn h iƯ u ® iỊ u k h iĨn CU ALU lƯn h ALU DL DL m e m o ry +SIMD(Single Instruction Stream-Multiple Data Stream) c i m: Có m t nv i u n, n ph n t x lý n v i u n: i u n ng th i t t c ph n t t i m t th i i m ph n t x lý th c hi n m t thao tác t p d li u khác + MIMD (Multiple Instruction Stream-Multiple Data Stream) TÝn hiƯu ®iỊu khiĨn CU1 lƯnh TÝn hiƯu ®iỊu khiĨn ALU1 CU2 ALU2 DL DL memory c i m: Máy g m hai ho c nhi u b vi x lý t ng t phép toán khác tren DL khác v kh n ng, có th th c hi n nh ng T t c CPU chia x m t b nh chung M t s b nh c c b c ng có th c dùng -6- T t c CPU x d ng chung thi t b vào ra, có th dùng chung m t s kênh ho c dùng kênh khác d n n m t thi t b H th ng c i u n b i h th ng ho t ng tích h p Nó cung c p s nh h ng l n gi a CPU ch ng trình ch y chúng task, file,các thành ph n d li u +MISD(Multiple Instruction Stream-Single Data Stream) c i m: Có nhi u nv i u n Th c hi n l nh theo công o n, t i m t th i i m m i n v i u n x lý m t cơng o n nh v y có th ti t ki m c s chu k máy c n x lý l nh ây c ng nguyên t c c a Pipeling chia l nh thành công o n: nh n l nh F(Fetch), gi i mã l nh D(Decode), th c hi n l nh E(Execute), ghi k t qu W(write back) Nh v y v i l nh có th ti t ki m t i chu k máy(hình v ) II BI U DI N THƠNG TIN TRÊN MÁY TÍNH H a H m mb tk B tk m th m u bi u di n m t s nguyên theo nguyên t c sau: n N=an-1 a0=a0.s0+a1.s1+ +an-1.sn-1= s i (1.1) i Trong ó N m t s nguyên có n ch s Ch tr ng s ) Giá tr s c s c a h m.H s=2 ta có h m c s 2, v i s=10 ta có h xác nh s ký t c n dùng bi u di n tr s di n, th ta có khái ni m h nh phân(chia c g i h th p phân h th p l c phân b H c g i tr s (hay g i s t i v trí i (i=0 n-1) m c t tên theo giá tr c s s Ch ng h n, v i m c s 10 v i s=16 ta có h m 16 Giá tr s c ng Ch ng h n v i s=2 h m s c n hai ký t bi u làm hai) T ng t nh v y, h m 10 16 m th p phân nh ngh a: h m quen thu c nh t c a nhân lo i Có l h m b t ngu n t vi c ng i ti n s dùng m i u ngón tay m v t xung quanh Ngày toàn th gi i th ng nh t s d ng nh ng ký t s R p bi u di n h th p phân.Các ký t s ó là: 0,1,2,3,4,5,6,7,8,9 Vi c phát minh s m i có kh n ng bi u di n s nguyên theo úng nguyên t c ã nêu ph ng trình (1.1) Ngồi nh ã bi t m t s n n v n minh khác c ng phát minh h m c a nh Trung Qu c, La Mã c Tuy nhiên khơng có ký t s nên h m u c n nhi u h n 10 ký t bi u di n s nguyên Ví d bi u di n s nguyên: N=1547D=1.103+5.102+3.101+7.100 c H m nh phân c hình thành c s i s lơ gic Boole, xu t hiên t cu i th k 19 H m mơn tốn liên quan n th c s phát huy c s c m nh có m ch i n hai tr ng thái V i hai s 0,1 có th bi u di n m t s nguyên b t k M i ký t (hay m i tr s ) c a h nh phân c g i -7- m t bit (binary digit) i v i máy tính i n t ng: m c (0V-1 V), m c (2v-5v) bit gi n ti n vi c s d ng s nh phân, ng i ta c bi u di n b ng m t hi u i n th t ng t nhi u b i s c a h nh phân nh sau: bit m t nibble bit m t byte 16 bit m t t (word) 32 bit m t t kép (double word) 210 bit m t kilobit (Kbit) 220 bit m t Megabit (Mbit) 230 bit m t Gigabit (Gbit) Ví d bi u di n m t s nguyên: N=1011B=1.23 +0.22+1.21+1.20=8+0+2+1=11D d H th p l c phân (hexa) Xu t hi n nh m t cách bi u di n gi n ti n công ngh tin h c Vì m t s nh phân dài b t ti n vi t tính toán ch s nh phân c g p thành m t ch s th p l c phân.Nh v y có s c a h th p l c phân s=16 i u có ngh a c n có 16 ký t khác bi u di n h th p l c phân.Các ký t ó :0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F Ví d bi u di n m t s nguyên: N=2BC1h=2.163+11.162+12.161+1.160=11201D i s th p phân s nh phân ho c ng cl i i s s th p phân s nh phân hay th p l c phân, ta ch c n chia s th p phân cho c s c a h (2 ho c 16).S d tr s , th ng s c chia ti p tính tr s ti p theo Trong h nh phân, tr s u tiên (ngoài bên ph i) c g i lsg LSB (least significant bit) tr s cu i (ngoài bên trái) c g i MSB (most signifcant bit) Ví d : N=113D Nh phân Th p l c phân 113/2=56 d LSB 113/16=7 d 56/2=28 d 7/16=0 d 28/2=14 d 14/2=7 d 7/2=3 d 3/2=1 d 1MSB K t qu =113D=110001B=71H Các lo i mã a Mã BCD Dùng bit h bi u di n m t s h 10 b Mã ASCII Dùng bit mã hoá, bit cu i bit ki m tra ch n l , phát hi n l i truy n -8- Bi u di n s nguyên theo mã nh phân Dùng s nh phân không d u: n bit bi u di n 2n s t n 2n-1 Dùng s nh phân có d u: n bit bi u di n 2n s t -2n-1 n +2n-1-1 S bù 2: S bù 1: i thành 0, i thành S bù 2: s bù c ng Bi u di n s th c theo mã nh phân a Bi u di n d u ch m c nh: Cách bi u di n d u ch m c th ng c a h th p phân nh h nh phân hoàn toàn gi ng cách bi u di n s th c thông n n s i + R=an-1 a0, b0 bm-1= i s i i Trong ó R s th c c n bi u di n g m n tr s ng tr c m tr s vào h th p phân hay nh phân mà c s s có giá tr hay 10 b Bi u di n d u ch m ng sau d u ch m Tu thu c ng Chia làm thành ph n: M: ph n nh tr E: ph n m R: c s S: d u S E Nh v y X=(-1) M.R Ví d : R=-750 = -0,75.103= -0,75E3 nh d ng d u ch m ng có th dùng chu n IEEE754-1985 (Institute of Electrical and Electronic Engineering) 32 bit ho c 64 bit: ây chu n c m i hãng ch p nh n c dùng b x lý toán h c c a Int l Bit d u n m v trí cao nh t, kích th c ph n m khn d ng ph n nh tr thay i theo t ng lo i s th c Giá tr s th c IEEE754-1985 c tính nh sau: R = (-1)S.(1 + M1.2-1 + +Mn2-n).2E7 E0-127 S E7-E0 nh tr (M1- M23) Ví d : 428CE9FCH=0100 0010 1000 1100 1110 1001 1111 1100 Ph n d u(bit cao nh t): = s d ng Ph n m : + + -127= 133-127 =6 -4 -5 -8 -10 -12 -15 Ph n nh tr : + + + + + nh v y giá tr ng m nh 1,1008906 Quy t c i ng -16 +2 -17 +2 -18 +2 -19 +2 -20 +2 -21 +2 = 0,1008906 c l i: -9- Chuy n s d u ph y ng v d ng nh phân a v d ng 1.xxxxEyyyy xác nh bit 31: d u Xác nh bit t 30-23: yyyy+7Fh Xác nh bit 22-0: xxxx00 00 Bi u di n d ng thông tin khác Bi u di n hình nh Bi u di n âm Các il ng v t lý khác III CÁC LO I HÌNH MÁY TÍNH CÁ NHÂN m b o tính t ng thích, c u trúc ph n c ng bên máy vi tính cá nhân v c b n gi ng Vì th chúng ch c phân lo i theo hình d ng v t lý Lo i bàn(desktop), lo i bàn thu nh Bộ nhớ Thiết bị vào (desktop slim-line) Thiết Bị Ra INPUTDEVICE Lo i t ng (tower),mini-tower Lo i xách tay (notebook) MAIN MEMORY Lo i b túi (palmtop,palmpilot) Ki n trúc chung c a máy tính i nt B nh trung tâm (Central Memory or Main Memory) Có nhi m v ch a nh ng ch ng trình d li u tr c ch Bé Sè học -logic ALU Bộ điều khiển CU Các đơn vị chức máy tính điện tử (Các ® êng vÏ nÐt ®øt chØ mèi quan hƯ C¸c đ ờng nét liền đ ờng truyền liệu) ng trình c th c thi B i u n (Control Unit -CU) Có nhi m v i u n s ho t ng c a t t c thành ph n c a h th ng máy tính theo ch ng trình mà c giao thi hành B s h c logic (Arithmetic Logical Unit, th ng hi n thao tác tính tốn theo s i u n c a CU c vi t t t ALU) Có nhi m v th c Thi t b vào (Input Device) Có nhi m v nh n thơng tin t sang d ng s m t cách thích h p r i a vào b nh Thi t b (Output Device) Có nhi m v nh ng d ng mà ng i yêu c u th gi i bên ngồi, bi n a thơng tin s t b nh d i i d ng - 10 - Khi có tín hi u xố b m E0 = Khi E0EIN tín hi u là), xố b m lên m ADC gián ti p dùng b x p x (Successive approximation) B x px EIN Clock + _ Thanh ghi d ch B B B B B B B B Start EOC A1 E0 DAC Modem (Modulation - Demodulation) i u ch gi i i u ch Thi t b Chuy n i tín hi u: s t ng t t i u ch gi i i u ch tín hi u ng t s CCITT cho phép s d ng Modem vào vi c truy n s li u qu c t V nguyên lý: áp ng yêu c u tham s : L u l ng thông tin Ph n t m ng Thao tác: T ng quay s (Auto dial): g i m t Modem khác theo ch xung ho c a t n T ng tr l i (Auto answer) Làm ng t trình k t n i v i ng truy n i n tho i cu c truy n d li u ã hồn t t hay có l i T ng thích ng t c gi a Modem Chuy n i bít sang d ng tín hi u thích h p v i ng truy n i n tho i Chuy n i tín hi u t ng t s ng c l i Phân lo i: Modem trong: card m r ng v i khe c m ISA Modem ngồi: b n m ch óng h p Ph ng th c: ng b : khôi ph c l i tín hi u ng b b ph n nh n Không ng b : s d ng bit start, stop Các tiêu chu n dùng cho Modem V32 bit: 14,4 Kb/s - 73 - V22 bit: 2,4 Kb/s V17: 14,4 bit/s V27: 4,8 Kb/s Bell: 1,2 Kb/s Các ghi Modem Thanh ghi tr ng thái S: c t gi tham s cài b t u tr l i t S0: s ti ng chuông S1: m s chuông g i n S2: ký t escape S3: tr l i u dòng S4: v u dịng S5: back space t ng Thơng s m t s chu n Modem Tên T c (b/s) i u bi n V21 300 FSK V22 1.200 PSK V22 bit 2.400 ASK/PSK V27 4.800 PSK V29 9.600 PSK V32 9.600 ASK/PSK V32 bit 14.400 ASK/PSK V34 28.800 ASK/PSK Các chu n giao ti p Các chu n chung: h u h t thi t b x lí tín hi u có kh n ng truy n nh n tín hi u h n ch , thơng th ng thi t b c g n tr c ti p v i thi t b chuy n nh n tín hi u ho c qua m ng, chúng c g i thi t b truy n nh n dã li u u cu i (DTE, DCE) M i thi t b x lí tín hi u (tr m) th ng c k t h p v i m t c p g m m t DTE m t DCE Hai tr m truy n tín hi u cho qua hai DCE c a m i bên c k t n i v i Hai DCE trao i tín hi u v i m ng ho c ng truy n ph i t ng t nhau, ngh a b ph n nh n tín hi u bên ph i t ng ng v i b ph n phát tín hi u c a bên DTE DCE truy n nh n tín hi u v i ó c ng ph i t tin i u n: chu n ng thích v i v d li u thông Các chu n v giao di n g a DTE DCE bao g m: X Chu n v c u trúc: xác nh k t n i v t lí gi a DTE DCE (tín hi u m ch i u n thông qua cáp n i gi c c m) X Chu n v tín hi u: xác n m c hi u i n th , th i gian bi n i tín hi u X Chu n v ch c n ng: xác nh ch c n ng m ch chuy n i X Chu n v th t c: xác nh th t thao tác truy n d li u d a chu n ch c n ng c a ng tín hi u Chu n EIA-RS 232 (Electronic Industry Association – Recomand Standard): chu n giao ti p truy n thông công nghi p - 74 - EIA ã công b tiêu chu n RS-232C v i n l c nh m t o kh n ng ghép n i thi t b nhi u nhà s n xu t làm mà khơng ịi h i có m t tiêu chu n k thu t c bi t cho t ng tr ng h p ý t ng xây d ng tiêu chu n RS-232 ph i s d ng lo i n i dây, thí d lo i u n i 25 chân ho c chân, c n i theo m t cách s d ng m c i n áp bi u di n s nh phân t ng ng V i ý t ng này, n u nh m i ng i u tham gia vào tiêu chu n theo m t cách có th n i thi t b v i c ng RS-232 c a hãng khác nhau, m u mã khác mà không c n có thêm i u ki n Các mơdem, máy in nhi u thi t b khác có th cn i vào giao di n RS-232 Ngày nay, h u h t máy tính u trang b m t ho c hai c ng n i ti p RS-232, t t c u có kh n ng s d ng RS-232, nh t nh m t kh n ng tu ch n t nhà s n xu t máy tính ho c t phía ng i s d ng máy tính Các c tr ng i n Các m c i n áp ng truy n Trong RS-232B, m c logic ‘1’ m t i n áp b t k , ph m vi t –5 V n -25 V, logic ‘0’ b t c i n áp kho ng t +5 V n +25 V Các m c i n áp ph m vi –3 V n +3 V tr ng thái chuy n ti p, ph m vi t V n V không c xác nh d n n k t qu không th d tính tr c n u nh c s d ng: tình tr ng ã xu t hi n h th ng c thi t k s sài Các c tr ng i n c a tiêu chu n RS-232 quy nh c th i n áp c c ti u c c i c a m c logic ‘1’ ‘0’ M c i n áp b ng V b nh n, c hi u nh vi c ng truy n b t ho c x y ch p m ch Trong chu n RS-232C, có c t c truy n d li u nhanh h n ng i ta ã s d ng kho ng chênh l ch h p h n gi a m c logic logic Các gi i h n i v i m c logic logic 12 V, ch không dùng gi i h n 25 V nh chu n RS-232B N u khơng có xung xu t hi n ng d n m c i n áp t ng ng v i m c HIGH, t c -12 V Các yêu c u v m t i n c quy nh chu n RS-232C nh sau: M c logic (m c d u) n m kho ng: -3 V n –12 V; ó kho ng t –5 V n –12 V tin c y, m c logic (m c tr ng) n m kho ng: +3 V n +12 V, kho ng t + V n +12 V tin c y Tr kháng t i v phía b ph n c a m ch ph i l n h n 3.000 nh ng không c v t 7.000 T c truy n/ nh n d li u c c i 100 kbit/giây Các l i vào c a b nh n ph i có i n dung ph i nh h n 2.500 pF dài c a cáp n i gi a máy tính thi t b ghép n i qua c ng n i ti p không th v t 15 m n u không s d ng môdem Các giá tr t c truy n d li u chu n 50, 75, 110, 150, 300, 600, 1200, 2400, 4800, 9.600, 19.200, 28.800,…, 56.600 baud u n i máy tính PC - 75 - Nh vi c quy nh th ng nh t s d ng m t u n i 25 chân v sau ã b sung thêm u n i chân cho c ng n i ti p RS-232, c th h n c m v phía dây cáp cịn c m v phía máy tính, mà t t c s n ph m u t ng thích v i Quy nh c ng áp d ng th ng nh t cho thi t b ghép n i v i c ng RS-232 Hình ch cách s p x p chân c a u n i 25 chân chân dùng cho RS-232C, vi c nh ngh a ch c n ng c a chân c li t kê b ng k ti p Tiêu chu n RS-232C quy nh rõ vi c s d ng u n i th ng nh t t t c s n ph m u t ng thích v i Vì v y th t ch c n ng c a chân ã c quy nh r t c th ph i tuân th m t cách nghiêm ng t d dàng nh n th t chân, bên c nh chân u có in rõ s th t ph n nh a c a phích c m c ng nh c m Nh n xét c n c l u ý ki m tra cáp n i ho c t hàn m t c p m i Các chân ch c n ng u n i 25 chân chân 25 chân chân Tên Vi t t t Ch c n ng - Frame Ground ( t - v máy) FG Chân th ng c n i v i v b c kim c a dây cáp, v i v máy, v i bao u n i ho c t th c s Transmit Data (Truy n d li u) TXD D li u c nh n t DCE t i DTE (máy tính ho c thi t b u cu i) qua RD Request to Send (Yêu c u g i) RTS DCE t ng lên m c ho t DTE ph i s n sàng nh n d li u ng 6 Data Set Ready (D li u s n sàng) DSR => Tính ho t ng gi ng v i CTS nh ng DTE s n sàng nh n d li u Signal Ground t c a tín hi u) SG T t c tín hi u Chú ý: ( =>: L i vào Phát hi n tín hi u mang d li u 20 Data Terminal Ready ( u cu i d li u s n sàng) DTR Ch cho th y DCE ang nh n tín hi u rung chng M ch i u n truy n s li u th c hi n ph ng pháp truy n m t cách c th , nhà ch t o ã cung c p m t lo t IC chuyên dùng, IC ph n c ng thu c l p v t lí m t h th ng thông tin, chúng ho t ng theo nguyên t c c a k thu t s v y ch truy n ng b hay b t ng b ph thu c vào vi c s dung ng h chung hay riêng truy n tín hi u s i xa Các IC u vi m ch có th l p trình u tiên l p trình ch ho t ng mong mu n b ng cách ghi m t byte có ngh a vào ghi ch mode register Sau ó ghi ti p byte i u n vào ghi l nh command register vi m ch theo ó mà ho t ng Vì giao ti p truy n n i ti p c dùng r ng rãi thi t b i n t hi n i, vi m ch ngo i vi LSI c bi t ã c phát tri n cho phép th c hi n lo i giao ti p Tên t ng quát c a h u h t IC là: X X X X X UART (Universal Asynchronous Receiver Transmitter) USRT (Universal Synchronous Receiver Transmitter): m ch ng b thiên h ng ký t USART có th ho t ng theo UART hay USART tu ch n BOPs (Bit-Oriented Protocol Circuits) m ch ng b thiên h ng bit UCCs (Universal Communication Control circuits) có th l p trình cho c lo i C UART USART u có kh n ng th c hi n nhu c u chuy n i song song sang n i ti p truy n s li u i xa chuy n i n i ti p sang song song ti p nh n s li u i v i s li u truy n b t ng b , chúng c ng có kh n ng óng khung cho ký t m t cách t ng v i START bit, PARITY bit STOP bit thích h p Các ghi C ng a ch c b n COM1 COM2 COM3 COM4 IRQ IRQ4 IRQ3 (IRQ4) (IRQ3) 3F8h 2F8h 3F8h 2F8h a ch c s ng t c a c ng n i ti p Các c ng n i ti p t th nh t n th t u c phân bi t qua v trí a ch vùng vào/ c a máy tính s ng t t ng ng (IRQ) a ch u tiên c a UART, c th c a ghi m truy n/ nh n, c tính a ch c s Thông th ng, a ch c s IRQ c quy nh nh u n i (Jumper) Card vào/ ho c b n m ch M ch i u n truy n thông d b v n n ng UART (VXL 8250A) Vi m ch 8250A m t UART c dùng r ng rãi máy IBM PC t i v ph i ghép n i ti p có u n i c ng thông tin n i ti p theo chu n RS 232C S : m d li u A0 A1 A2 RD WR Logic i u n ghi c m phát // nt i u n thu phát & modem - 77 - RS232 Các ghi có th chia làm lo i: Thanh ghi i u n (Control Register): dùng nh n th c hi n l nh t CPU Thanh ghi tr ng thái (Status Register): dùng UART hay UART ang làm thơng báo cho CPU bi t v tr ng thái c a Thanh ghi m (Buffer Register): dùng gi ký t lúc truy n ho c x lý Các ghi c ng gi ký t nh phân c truy n nh n Vi c truy nh p lên ghi c gán m t a ch tính theo c th c hi n thơng qua a ch kh i i u n M i ghi cách so sánh t ng i (Offset) v i a ch c s c a c ng n i ti p Các a ch c a hai c ng n i ti p u tiên h u h t máy tính ã c tiêu chu n hoá vi t ph n m m ghép n i qua c ng n i ti p ta c n l u ý là: toàn b ho t ng c a giao di n n i ti p u c i u n qua ghi c a UART, ó ghi m truy n/ nh n d li u th ng c tính hai ghi Do ch có a ch nên c n n s chuy n m ch bên thông qua bit DLAB (Division Latch Access Bit, bit c a ghi i u n ng truy n) Các a ch c a t ng ghi u c tính theo kho ng cách n a ch c s , kho ng cách th ng cg i Offset Tu theo ghi, Offset nh n giá tr c th kho ng t n DLAB A2 A1 A0 Thanh ghi 0 0 B 0 Cho phép ng t - IER X Nh n d ng ng t (ch X 1 i u n X 0 i u n modem – MCR X 1 Tr n thái X 1 Tr ng thái modem – MSR X 1 Không dùng 0 Ch t s chia (LSB) 3F8 (2F8) 0 Ch t s chia (MSB) 3F9 (2F9) m a ch c/ghi – RBH 3F8 (2F8) 3F9 (2F9) c) – IIR ng truy n – LCR 3FA (2FA) 3FB (2FB) 3FC (2FC) ng truy n – LSR 3FD (2FD) 3FE (2FE) Các ghi vi m ch 8250 Vi m ch UART 8250 có t t c 10 ghi, sau ây ta s l n l t tìm hi u ghi này: Các ghi l u tr - 78 - Nh th y rõ t tên g i, ghi th c ch t b m c chuyên dùng gi m t ký t , ký t ho c ã c nh n nh ng ch a c c, ho c c g i t i c ng n i ti p nh ng ch a c truy n i Khi mơ t q trình truy n d li u qua c ng n i ti p, ghi gi (Holding Register) th ng c g i b m nh n ho c b m truy n Vi c trang b b m nh n truy n c ng m t c i m c a vi m ch 8250 c i m cho phép m t ký t th hai c g i t i c ng n i ti p tr c ký t th nh t ã c truy n ho c c c xong xuôi b i b x lý Trong th i gian ch ký t th nh t c truy n ho c c c, ký t th hai c gi b m Sau ây ta s th y rõ h n là: tr ng thái c a b m truy n b m nh n ghi tr ng thái ng truy n, c th h n bit c a ghi i u n Control Register) Khi bit c t b ng '0' thao tác c t a ch c nh n RX thao tác vi t s vi t vào b m truy n TX Vi t vào b RX m TX/ c vào b RX m TX/ 3F8h B m TX B m RX TD 3F8h RD c ghi vào t b THANH GHI I U KHI N c quy nh b i ng truy n LCR (Line s s ct b m m TX/ RX NG TRUY N M t ghi khác vi m ch 8250 c g i ghi i u n ng truy n LCR (Line Control Register) Thanh ghi l u tr tham s c ng i l p trình thi t l p xác nh khuôn m u khung truy n c a cu c trao i thông tin Các thông tin v : s bit d li u, s l ng bit d ng ki u ch n l c s d ng khung truy n u c c t gi ghi D li u có th c vi t vào ghi c c sau y Ch c n ng bit c a ghi LCR Các bit Giá tr c c t gi hai bit nhi phân ch rõ s bit d li u t ng ký t c truy n S bit m t ký t có th n m kho ng t n bit, cho phép xác nh dài c a t (Word) L i gi i thích cho bit hình v 12 làm sáng t thêm vai trị c a bit Bit ch rõ s bit d ng m i khung truy n N u nh bit có m t giá tr logic b ng s bit d ng s c vi m ch 8250 t o N u ký t c truy n có sáu, b y ho c tám bit d li u bit c t vào m t logic hai bit d ng s c t o " ính kèm" vào t ng t c truy n N u nh n m bit d li u c ch n làm h th ng mã dùng cho m t ký t c n n 1,5 bit d ng chèn vào t d li u Y u c u c n thi t thích ng v i thi t b ã c ó s d ng n m bit d li u Bit c quy nh bit cho phép ch n l , ngh a có s d ng bit ch n l hay khơng N u bit có giá tr logic bit ch n l s c t o chèn vào t ng xâu ký t Do tính ch n l ã c cho phép nên b t k ký t nh n c c ng u b ki m tra v tính ch n l Bit Ki u ch n l ã c ch n, l ho c ch n, c xác nh b ng cách t bit Khi c t gi m t tr ng thái logic v trí có ngh a t tính ch n l l ng c l i, c t gi m t tr ng thái logic bit có ngh a t tính ch n l ch n N u nh bit 3, t c bit cho phép ch n l , b c m b ng cách t m t giá tr logic vào v trí b t k giá tr bit nh th c t v trí bit c ng khơng có tác d ng - 79 - Bit (Bit stick parity) N u nh bit bit c t giá tr logic b truy n xu t m t ký t , b nh n t i ch (local) s phát hi n nh m t giá tr logic Bit c quy nh bit BREAK (d ng) Khi bit c t m t giá tr logic b t bu c SOUT (Serial out hay TxD) chuy n sang m c logic tr ng (m c LOW) cho n m t giá tr logic c c t gi vào bit Nh có bit mà máy tính có th báo hi u cho thi t b u cu i bi t ã c n i nh m t ph n c a h th ng truy n thông Bit Ph i c t m t giá tr logic truy nh p ch t s chia (divisor latches) Các ch t nh ng ghi c t gi s chia i v i tín hi u gi nh p ( ng h ), s quy nh t c baud c a h th ng truy n thông n i ti p M i l n t c baud c t l i bit (bit 7) l i c t v giá tr logic Các bit ghi i u n THANH GHI T C ng truy n (LCR) BAUD T c baud c t b ng cách n p m t s chia chi m 16 bit, ó bit th p h n c a s chia c t a ch b m TX/ RX bit phía t a ch k ti p sau b m TX/ RX S t ng g p ôi s ghi c n thi t bit ho c ghi LCR (th ng vi t t t DLAB) cl i v giá tr logic hai a ch g n li n v i b m nh n b m truy n Khi bit DLAB c t vào m t giá tr logic hai a ch g n li n v i hai ch t s chia Các ch t s chia bao g m 16 bit hay hai byte, c s p x p thành bit có giá tr th p LSB (Least Significant byte) bit có giá tr cao h n MSB (Most Significant bit), c s d ng vi c tt c baud c a h th ng truy n thông B i ch t s chia có r ng hai byte, giá tr 060 Hex c n c chia ghi LSB MSB V i giá tr t c baud b ng 1200 thí d này, 60 Hex LSB (bit có giá tr th p) giá tr c c t MSB (bit có giá tr cao h n) T c baud S chia c dùng t o ra: 16 x mu n có Th p phân Hex 50 2304 1536 600 110 1047 417 Sai s theo ph n tr m (sai khác gi a mong mu n th c t ) 900 75 ng h c t gi hai c c t gi 0,026 - 80 - 134,5 857 359 0,058 150 768 300 - 300 384 180 - 600 192 0C0 - 1200 96 060 - 1800 64 040 - 2000 58 03A 0,69 2400 48 030 - 3600 32 020 - 4800 24 018 - 7200 16 010 - 9600 12 00C - B ng t c baud ng v i xung nh p 1,8432 MHz M ts t c baud giá tr s chia t ng ng d i c hai d ng th p phân th p l c phân (Hex) Giá tr c a s chia c n p vào b m TX/ RX bit DLAB c m t giá tr logic t vào Thanh ghi tr ng thái ng truy n Thanh ghi tr ng thái ng truy n (LSR: Line Status Register) ghi bit, ch a thơng tin v q trình d li u qua c ng n i ti p c n cung c p cho b vi x lý Thanh ghi tr ng thái ng truy n Bit 0, c dùng thông báo cho bi t d li u ã nh n c (DR: Data Received) Khi bit có giá tr logic có ngh a d li u ã c nh n s n sàng b x lý c Bit 1: M t giá tr logic bit có ngh a ký t nh n tr c ó ã b m t khơng c c tr c m t ký t m i c nh n nên ký t m i ã ghi è lên ký t tr c - 81 - Bit 2: M t giá tr logic bit l i ch n l có ngh a ký t ã c nhân có tính ch n l sai Khi ghi tr ng thái ng truy n (LSR) c c bit l i c t v giá tr logic Bit 3: ây bit l i khung truy n N u ký t ã nh n khơng có m t bit d ng h p l , ngh a có l i khung truy n, bit ghi LSR c t vào m t giá tr logic Bit 4: c quy nh bit gián o n ng t (break interrupt bit) Bit ct ng t vào m t giá tr logic d li u nh n c ã c gi m t m c tr ng toàn b chi u dài c a m t t d li u Bit 5: c quy nh bit báo hi u tr ng thái r ng c a b m truy n (THRE: Transmit Holding Register Empty) Bit báo hi u c ng n i ti p s n sàng ti p nh n ký t khác c truy n t i Bit 6: Bit m t bit ch c Khi bit có giá tr logic b m truy n ang cịn tr ng Bit 7: khơng c s d ng c t giá tr logic Khi vi t ph n m m truy nh p ghi lên ghi tr ng thái ng truy n ta c n l u ý t i m t s ch c n ng c a ghi Thanh ghi tr ng thái ng truy n (LSR: Line Status Resgister) xác nh tr ng thái c a b m truy n b m nh n Thanh ghi ch dùng c ra, n i dung t t c ng t b ng ph n c ng bit ct M t i u r i ro có th x y truy n d li u m t ký t m i có th c vi t vào b m truy n tr c ký t tr c y ã c g i Khi ó ký t m i s vi t è lên n i dung c a ký t ang c truy n tránh tình tr ng r i ro S5 c giao nhi m v thông báo k t qu ki m tra xác nh li u v n m t ký t b nh N u có c t thành '1', cịn n u nh bit có giá tr b ng có ngh a b m truy n ang tr ng thái tr ng r ng truy n m t ký t : Ki m tra bit cho n c t;(Test Bit until set;) Truy n ký t ; (Send character;) nh n ký t : Ki m tra bit cho n c t; (Test Bit until set;) c ký t ; (Read character;) - 82 - Ki m tra ghi LSR truy n nhân ký t Thanh ghi cho phép ng t Vi m ch 8250 có m t nhi u kh n ng ng t Có hai ghi c s d ng i u n xác nh ngu n ng t Thanh ghi u tiên hai ghi ó ghi cho phép ng t IER (Interrupt Enable Register) ghi th hai ghi nh n d ng ng t IIR (Interrupt Identification Register) N u nh kh n ng ng t c a vi m ch ã cho phép m t ng t xu t hi n bit xu t ng t t 8250 chi m l y m c logic Tín hi u c n i v i bus ng t c ng c a máy tính Logic bus báo hi u cho b x lý bi t c n ph i ý t i c ng n i ti p Hình 15 minh ho s phân b c a bit ghi IER Bit 0: M i l n nh n m t ký t m t ng t l i c t o Bit c t l i (Reset) sau ký t ã c b x lý c Bit 1: N u bit c t m t giá tr logic b m truy n (thanh ghi gi truy n) tr ng m t ng t xu t hi n Bit 2: cho phép có s thay i tr ng thái ng truy n b nh n theo cách gây m t ng t Bit 3: cho phép có s thay i tr ng thái modem ng t b x lý - Bit 4- 7: Các bit c t giá tr logic Thanh ghi cho phép ng t Thanh ghi nh n d ng ng t - 83 - Thanh ghi nh n d ng ng t N u nh m t ng t xu t hi n ph n m m ch ng trình ph i th c hi n c ch c n ng ki m tra ghi xác nh xem s ki n ang gây ng t Thanh ghi nh n d ng ng t IIR ch a ng mã, nh n d ng i u ki n (ng t) ang yêu c u ý M t i m c n ý là: gi a ng t c ng có m c u tiên khác nhau, nói khác i có m t vài ng t t "quan tr ng" h n so v i ng t khác V nguyên t c, ng t quan tr ng h n s c u tiên x lý tr c Thanh ghi nh n d ng ng t Bit Bit Bit M c u tiên 0 - 1 0 Các ng t t l i ch c n ng Ki u ng t Ngu n ng t Không d ng Không d ng Cao nh t Tr ng thái ng nh n L i tràn ho c l i ch n l ho c l i khung truy n ho c break interrupt Th hai Có d li u ã nh n Có d li u ã nh n c ghi nh n Th ba B truy n tr ng B c ghi IR (n u ngu n ng t) ho c ghi vào b m truy n 0 Th t Tr ng thái modem m i u t l i ng t n - m truy n tr ng Xoá g i ho c d li u s n sàng ho c báo chuông ho c phát hi n tín hi u ng nh n c ghi tr ng thái ng truy n m b c ghi tr ng thái modem Các m c u tiên c a t ng ng t B ng li t kê m c t l i ng t ã c ch t u tiên c a t ng ng t C t M ch i u n truy n thông t l i ng t li t kê tác ng c n n ng b - d b v n n ng USART (VXL 8251A) Vi m ch 8251A m t USART c dùng r ng rãi máy IBM PC t i v ph i ghép n i ti p có u n i c ng thông tin n i ti p theo chu n RS 232C S : - 84 - m m d li u phát TxD // nt Reset i u n phát Logic i u n ghi c Clk C/D RS232 RD i u n thu WR i u n modem DSR DTR m thu CTR RxD nt // Các ghi có th chia làm lo i: Thanh ghi i u n (Control nh n th c hi n l nh t CPU Thanh ghi tr ng thái (Status Register): dùng thông báo cho CPU bi t v tr ng thái c a UART hay UART ang làm Thanh ghi m (Buffer Register): dùng gi ký t lúc truy n ho c nh n Register): dùng Thanh ghi t ch D7 D5 D4 D3 D2 D1 D0 S2 Bit 0,1 D6 S1 EP PEN L2 L1 B2 B1 c dùng ng b h s nhân t c 00 ng b 01 nhân 10 nhân 16 11 nhân 64 Bit 2,3: s bit mã kí t 00 01 10 11 Bit 4: cho phép dùng Parity hay không Bit 5: Parity bit Bit 6,7: s bit STOP 00 không h p l 01 10 11/2 11 Thanh ghi t l nh - 85 - D7 D6 D5 D4 D3 D2 D1 D0 EH IR RTS ER SBRK RxE DTR TxEN Bit 0: cho phép phát tín hi u Bit 1: DTE s n sàng Bit 2: Cho phép thu Bit 3: G i kí t gián o n (kí t v i t t c bit la 0) Bit 4: Xoá c l i Bit 5: Yêu c u truy n Bit 6: Reset n i b Bit 7: tìm ki m kí t ng b Thanh ghi tr ng thái D7 D6 D5 D4 D3 D2 D1 D0 DSR SYNDET FE OE PE TxEMPTY RxRDY TxRDY Bit 0: bên phát s n sàng Bit 1: bên thu s n sàng Bit 2: m phát r ng Bit 3: l i Parity Bit 4: l i thu è Bit 5: l i Frame Bit 6: kí t ng b Bit 7: modem sãn sàng - 86 - TÀI LI U THAM KH O William Stalling - Computer Organization and Architecture, 1997 Mc Graw - Computer Architecture, 1997 V n th Minh - K thu t vi x lý - NXB giáo d c 1997 Nguy n Kim Khánh - Giáo trình ki n trúc máy tính - HBK Hà n i Nguy n ình Vi t - Giáo trình ki n trúc máy tính - HQG Hà n i Tr n Thái Bá - i u n ghép n i thi t b ngo i vi - NXB th ng kê 2000 Tr n Quang Vinh - C u trúc máy tính - NXB giáo d c 1997 Võ V n Thành - Máy vi tính s c ch n oán cách gi i quy t - NXB th ng kê 1996 William Stalling- Computer Architecture Advanced, 1997 - 87 - ... phát tri n vi x lý 32 bit 64 bit hi n i làm kho ng cách gi a máy tính l n máy vi tính ngày thu h p Tr m làm vi c (workstation) c ng m t lo i máy vi tính, c i m khác bi t so v i máy tính cá nhân... nh ng cơng vi c mà tr c v n ch c quy n c a máy tính l n b Phân lo i theo nguyên lý Máy tính c khí Máy tính t ng t -5- Máy tính s c Phân lo i theo ki n trúc *Ki n trúc tu n t (ki n trúc VonNewman... a máy tính l n Chi u r ng d li u vào kho ng 32 bit n 64 bit Do giá thành th p h n máy tính l n ,tính n ng m nh nên máy tính r t c a dùng nghiên c u khoa h c Máy vi tính (MicroComputer): Nh ng máy