Trong tiến trình phát triển của vật lý hiện đại, người ta đã chế tạo ra rất nhiều các loại chấm lượng tử bán dẫn ở dạng đơn, tiêu biểu như (CdSe, CdS, ZnS, CdTe, ZnSe, CuInS2…) với hiệu suất huỳnh quang cao cũng như điều khiển được vùng sáng phát xạ thông qua việc kiểm soát kích thước của các chấm lượng tử chế tạo được. Tuy nhiên, luôn tồn tại sự không hoàn hảo trong cấu trúc tinh thể của các chấm lượng tử, tiêu biểu là các liên kết hở của nguyên tử trên bề mặt. Các liên kết hở này tác động như các bẫy điện tử hoặc lỗ trống tồn tại như các trạng thái khiếm khuyết trên bề mặt. Trong rất nhiều trường hợp các trạng thái bề mặt này trở thành các kênh tiêu tán năng lượng không phát quang, làm giảm hiệu suất huỳnh quang của các chấm lượng tử [15]. Do đó, cần phải thụ động hóa các trạng thái bề mặt làm hạn chế các kênh tiêu tán năng lượng hoặc mất mát các hạt tải điện sinh ra do kích thích, tập trung cho các chuyển dời/tái hợp phát quang.
Thêm vào đó, các chấm lượng tử như CdSe, CdTe có độc tính rất cao, không thể đưa vào các ứng dụng trong y sinh học, đặc biệt là trên cơ thể người. Người ta nghĩ đến việc bao bọc các chấm lượng tử đơn bằng một lớp vỏ vật liệu khác có tác dụng trung hòa các liên kết hở, các nút khuyết nguyên tử trên bề mặt của các chấm lượng tử đồng thời có vai trò như một lớp vỏ bọc bảo vệ làm giảm ảnh hưởng của môi trường bên ngoài tới vật liệu lõi. Bên cạnh đó, để tăng hiệu suất huỳnh quang cho các chấm lượng tử, người ta nghĩ đến việc kiểm soát kích thước, tăng hiệu ứng giam hãm lượng tử, giảm đến mức tối thiểu các liên kết hở (các trạng thái bề mặt). Từ đó hình thành mô hình cấu trúc lõi/vỏ nhằm thỏa mãn những yếu tố trên, bằng cách sử dụng một vật liệu bán dẫn khác bọc bên ngoài chấm lượng tử bán dẫn lõi nhằm bảo vệ vật liệu bán dẫn lõi, tăng hiệu ứng giam hãm lượng tử, thụ động hóa các trạng thái bề mặt….
Lớp vỏ bán dẫn thường là vật liệu bán dẫn có độ rộng vùng cấm lớn hơn vật liệu bán dẫn lõi, có cấu trúc tinh thể tương đồng và hằng số mạng không quá sai lệch nhau nhằm hạn chế hình thành các khuyết tật mạng, đồng thời hình thành một rào thế, tăng sự giam hãm đối với các hạt tải điện trong tinh thể bán dẫn lõi (Hình 1.31). Lớp vỏ có thể là đơn (VD: CdSe/CdS, CdSe/ZnS, CdSe/CdTe…) hoặc vỏ kép (CdSe/CdS/ZnS, CdS/ZnSe/ZnS…)
Hình 1.31. Mô hình một số loại cấu trúc lõi/vỏ cùng cấu trúc vùng năng lượng tương ứng của các chấm lượng tử cấu trúc lõi/vỏ
Tuy nhiên, khi bọc vỏ bằng vật liệu khác luôn xảy ra sự căng ở vùng biên phân cách do không phù hợp mạng [2]. Hình 1.32 trình bày một ví dụ về vị trí năng lượng của bờ vùng hóa trị và bờ vùng dẫn của một số vật liệu bán dẫn hợp chất [3].
Hình 1.32. Vị trí năng lượng của bờ vùng hóa trị và bờ vùng dẫn của một số vật liệu bán dẫn [31]