Các luật xây dựng được sử dụng để xây dựng các cấu trúc. Mức đầu tiên của các cấu trúc là các luật độ rộng tối thiểu. Ví dụ:
53
TH_WID = MINIMUM THINOX WIDTH = 2*LAMBDA CO_WID = MINIMUM CONTACT WIDTH = 2*LAMBDA PO_WID = MINIMUM POLYSILICON WIDTH = 2*LAMBDA
Ngoài ra, các luật mở rộng cũng có thể phải được cụ thể hóa, chẳng hạn:
GP_A_EXT = EXTENSION GATE_POLY OVER ACTIVE = 2*LAMBDA PO_CO_EXT= EXTENSION POLYSILICON OVER CONTACT = LAMBDA TH_GP_EXT=EXTENSION THINOX OVER GATE_POLY =2*LAMBDA TUB_TH_EXT=EXTENSION PTUB OVER THINOX = 3*LAMBDA PP_TH_EXT=EXTENSION PPLUS OVER THINOX = 2*LAMBDA TH_CO_EXT=EXTENSION THINOX OVER CONTACT = LAMBDA
Sử dụng các tham số này, đoạn mã giả thuật toán sau là một ví dụ dùng để xây dựng một transistor có độ dài tối thiểu và bề rộng là một biến số:
type is transistor type x,y is transistor position w is transistor width build_transistor(type, x, y, w) { l= PO_WID + 2*TH_GP_EXT build_rectangle(THINOX,x-1/2,y-w/2,x+1/2,y+w/2) if(type== N_TRANSISTOR) { wp=w+2*TUB_TH_EXT l=l+2*TUB_TH_EXT build_rectangle(PTUB,x-1/2,y-wp/2,x+1/2,y+wp/2) } else { wp=w+2*PP_TH_EXT l=l+2*PP_TH_EXT build_rectangle(PPLUS,x-1/2,y-wp/2,x+1/2,y+wp/2) } wp=w+2*GP_A_EXT l=PO_WIDTH build_rectangle(POLY,x-1/2,y-wp/2,x+1/2,y+wp/2) }
Kết quả thu được là một transistor chưa được kết nối như minh họa trong hình 2.32 [2]. Thực hiện thêm một số kết nối theo tham số hóa chúng ta thu được một transistor hoàn chỉnh. Một transistor lớn hơn được minh họa với các kết nối đa cực nguồn và cực máng. Dải si-líc đa tinh thể và dải kết nối cực nguồn/cực máng cũng được minh họa. Một cấu trúc transistor thay thế được minh họa cùng với các kích thước kèm theo trong hình 2.33 [2]. Transistor này có dải si-líc đa tinh thể được giảm nhỏ bằng cách đánh đổi cho sự giảm nhỏ số kết nối cực nguồn/máng.
54 Hình 2.32Các transistor được xây dựng theo thuật toán
55
Câu hỏi và bài tập ôn tập chương:
1. Tại sao công nghệ bán dẫn si-líc vẫn sẽ là một trong những công nghệ được lựa chọn phổ biến?
2. Tại sao phải sản xuất các tấm wafer từ thanh si-lic đơn tinh thể?
3. Có mấy loại phương pháp quang khắc phổ biến? So sánh ưu và nhược điểm của các phương pháp đó.
4. Khuếch tán lựa chọn là quá trình như thế nào?
5. Người ta có thể thực hiện tạo tấm cực cửa trong quá trình sản xuất transistor CMOS bằng những vật liệu nào? So sánh ưu điểm của mỗi loại vật liệu đó.
6. Việc tạo giếng đôi (twin-tub) có ý nghĩa như thế nào trong công nghệ CMOS? 7. Việc sản xuất các cổng CMOS trên tấm đế cách ly có ý nghĩa gì?
8. Trình bày cấu trức đơn giản của một cổng MOSFET (n-MOS, p-MOS) 9. Có mấy loại transistor MOSFET?
10. Điện áp ngưỡng của transistor MOSFET phụ thuộc vào những yếu tố nào? 11. Tại sao phải tuân thủ luật thiết kế? Có những loại luật thiết kế phổ biến nào? 12. Thông số hóa quá trình là gì? Cho một ví dụ minh họa.
13. Xét một transistor n-MOS được sản xuất với các tham số sau : mật độ pha tạp trên tấm đế , mật độ pha tạp của dải polysilicon cực cửa , độ dày lớp ô-xít cực cửa , mật độ điện tích tĩnh tại tiếp giáp ô-xít cực cửa
. Biết ; ; ;
(@ ) ; ; ; ở điều kiện
nhiệt độ phòng ; .
a) Xác định điện áp ngưỡng khi tấm đế được nối với đất ( )
b) Xác định điện áp ngưỡng khi tấm đế được nối với điện thế , . Biết
c) Xác định loại pha tạp và lượng pha tạp kênh dẫn để transistor n-MOS có điện áp
ngưỡng . Giả thiết .
14. Xét một cấu trúc n-MOS được sản xuất với sơ đồ mạch cho trong hình. Biết hai transistor
56 a) Xác định
b) Giả sử không thể bỏ qua hiệu ứng thay đổi độ dài kênh dẫn, xác định . Biết .
57
Chương 3 : Thiết kế lô-gíc và mạch CMOS
3.1Giới thiệu chung
Chúng ta biết rằng trong một transistor CMOS, điện áp cực cửa điều khiển dòng chạy qua kênh giữa các cực máng và cực nguồn. Nếu đơn giản hóa hoạt động này, chúng ta có thể thấy các transistor CMOS có thể xem như các chuyển mạch. Một chuyển mạch CMOS loại n (còn gọi là chuyển mạch loại n) được minh họa trong hình 3.1 [1] cùng với biểu diễn sơ đồ của chuyển mạch. Trong minh họa, cực cửa được kí hiệu là nhãn tín hiệu s, cực máng bởi nhãn a và cực nguồn bởi nhãn b. Ở chuyển mạch loại n, chuyển mạch đóng (hay ON) nếu cực máng và cực nguồn được nối với nhau. Điều này xảy ra khi có tín hiệu "1" (tức là điện áp cao, giả sử là 5V) tại cực cửa. Chuyển mạch hở (hay OFF) nếu không có sự kết nối cực nguồn và cực máng. Và điều này được đảm bảo khi có tín hiệu "0" (hay điện áp thấp, giả sử là 0V) tại cực cửa. Những điều kiện này được tổng kết như trong minh họa ở hình b. Một chuyển mạch loại n là một chuyển mạch gần hoàn hảo khi một tín hiệu "0" được chuyển từ đầu vào tới đầu ra (hay nói một cách khác từ a tới b). Tuy nhiên, chuyển mạch loại n là một chuyển mạch không hoàn hảo khi truyền tín hiệu "1". Điều này là bởi vì mức điện áp tương ứng với tín hiệu "1" bị suy giảm một chút. Hình c diễn tả điều này. Chuyển mạch loại p, được minh họa trong hình d, có các tính chất khác với chuyển mạch loại n. Chuyển mạch loại p đóng (ON) khi có một tín hiệu "0" tại cực cửa, và hở (OFF) khi có tín hiệu "1" tại cực cửa. Như vậy, chúng ta thấy rằng các chuyển mạch loại p và n đóng và mở tương ứng với các tín hiệu tại cực cửa là đối ngược nhau (hay còn gọi là bù nhau). Trong sơ đồ, để diễn tả sự khác biệt này của một chuyển mạch loại p, chúng ta thêm một vòng tròn nhỏ như trong hình e. Dễ thấy rằng, chuyển mạch loại p là gần hoàn hảo khi truyền tín hiệu "1" nhưng là không hoàn hảo khi truyền tín hiệu "0".
Hình 3.1Mô tả hoạt động chuyển mạch của transistor
Từ các nguyên lý cơ bản tương ứng của các chuyển mạch loại n và loại p nêu trên, người ta có thể xây dựng một loạt các mạch lô-gic CMOS.
58