Tương tự như với cổng NAND, chúng ta cũng có thể xây dựng cổng NOR như là một mở rộng đơn giản của bộ đảo cơ bản. Hình 3.31 [2] minh họa layout của một cổng NOR hai đầu vào.
Hình 3.31Layout có thể của cổng NOR với cấu trúc nMOS
Dễ dàng thấy rằng, trong mạch NOR, đầu ra ở mức lô-gic thấp nếu hoặc một trong hai đầu vào A, B hoặc cả hai đầu vào này ở mức lô-gic cao. Layout của mạch NOR trình bày trong hình 3.31 cho thấy một bộ đảo cơ bản với một transistor ở chế độ mở rộng thêm vào mắc song song với transistor kéo-xuống. Để xây dựng mạch NOR với nhiều đầu vào hơn, chúng ta có thể thực hiện việc đặt thêm các transistor song song trên đường kéo-xuống. Cần chú ý rằng mức điện áp ngưỡng lô-gic của một mạch NOR n đầu vào sẽ giảm theo hàm của số
81 đầu vào hoạt động (số đầu vào cùng chuyển trạng thái từ lô-gic "0" sang lô-gic "1"). Thời gian trễ của cổng NOR với một đầu vào hoạt động bằng với độ trễ của một bộ đảo với transistor cùng kích thước hình học, ngoại trừ có sự gia tăng dung kháng tản mạn (stray). Trong các thiết kế các mạch tổ hợp đơn giảm như vậy, một điện trở kéo-lên duy nhất phải được cố định tại điểm phía trên đầu ra.
Hình 3.32Layout có thể của cổng NOR
Một layout có thể khác của cổng NOR hai đầu vào được minh họa trong hình 3.32 [2]. Trong layout có sự thay đổi của liên kết tới hai transistor song song. Một phương án khác được minh họa trong layout 3.32 (hình b). Với phương án này, cũng tương tự như với các bộ đảo được mắc song song, mạch có diện tích cực máng nhỏ hơn được kết nối với đầu ra. Điều này làm cho mạch hoạt động với tốc độ cao hơn.
Một layout cổng NOR với cấu trúc CMOS được minh họa trong hình 3.33 [2].
Cần chú ý rằng, các cổng phức tạp hơn có thể được xây dựng từ việc mở rộng các cổng chúng ta đã xây dựng cho đến nay. Tuy nhiên có bốn yếu tố cơ bản ảnh hưởng đến các thiết kế điện và do đó ảnh hưởng đến thiết kế vật lý của các cổng như vậy cần được xem xét một cách cẩn thận. Một cách cụ thể, các yếu tố đó là: liên kết transistor dãy, hiệu ứng thân, dung kháng cực nguồn-cực máng, và sự tái phân bố nạp.
82 Hình 3.33Layout có thể của cổng NOR với cấu trúc CMOS