Một cấu trúc cải tiến của cấu trúc lô-gic CMOS định thời cho phép một đồng hồ đơn lẻ thực hiện tiền nạp và đánh giá một tập mắc nối tiếp (cascade) của các khối lô-gic động. Cấu trúc này liên quan đến việc sử dụng một bộ đệm CMOS tĩnh trong mỗi cổng lô-gic. Hình 3.12 [2] minh họa cấu trúc này. Trong suốt quá trình tiền nạp (precharge, =0), nút đầu ra của cổng động được tiền nạp đến mức cao và đầu ra của bộ đệm ở trạng thái thấp. Vì các khối lô-gic dãy con được cung cấp từ bộ đệm, các transistor trong các khối lô-gic dãy con sẽ ngắt (OFF) trong suốt giai đoạn tiền nạp. Khi cổng được đánh giá, đầu ra sẽ được xả có điều kiện làm cho đầu ra của bộ đệm được cưỡng bức lên mức cao. Do vậy, mỗi cổng trong dãy có thể tạo ra nhiều nhất một chuyển dịch (1 0). Và như vậy, bộ đệm có thể chỉ tạo ra một chuyển dịch (0 1). Trong một tập mắc cascade các khối lô-gic, mỗi trạng thái được đánh giá và làm cho các tầng tiếp theo sau được đánh giá - theo cùng cách như hiện tượng đổ chồng của các con đô-mi-nô. Số lượng tầng lô-gic mắc cascade có thể là bất kỳ miễn là toàn dãy có thể được đánh giá trong một pha đồng hồ đánh giá. Một đồng hồ đơn có thể được sử dụng để tiền nạp và đánh giá tất cả các cổng lô-gic trong một khối.
66 Hình 3.12Lô-gic đô-mi-nô CMOS (a) Cổng cơ bản (b) phiên bản tĩnh - tần số thấp và (c) phiên bản chốt
Tuy nhiên cấu trúc này cũng gặp phải một số vấn đề. Thứ nhất, chỉ có các cấu trúc không đảo là có thể khi sử dụng cấu trúc này. Thứ hai, mỗi cổng phải có bộ đệm. Cuối cùng, cũng tương tự với cấu trúc CMOS định thời, hiện tượng tái phân tán nạp có thể là một vấn đề
67 với cấu trúc này. Phụ thuộc vào từng tình huống, ảnh hưởng của các vấn đề này có thể được giảm thiểu. Chẳng hạn, trong các mạch lô-gic phức tạp, ví dụ như trong các đơn vị mạch lô- gic số học, các cổng XOR cần thiết có thể được thực hiện một cách thông thường (như các cổng bù) và được kéo bởi mạch đô-mi-nô cuối cùng. Mạch đệm thường cần thiết từ các yêu cầu tải mạch và cũng cần thiết trong mọi trường hợp.
Cổng đô-mi-nô có thể được tạo tĩnh bằng việc thêm vào một transistor loại p yếu, như trong hình 3.12 (hình b). Một transistor loại p yếu nghĩa là một transistor có hệ số khuếch đại nhỏ (tức là tỷ số W/L nhỏ). Hệ số khuếch đại của transistor này phải làm sao không ảnh hưởng xấu tới các transistor kéo-xuống, tuy nhiên phải có khả năng cân bằng các ảnh hưởng của sự rò rỉ. Điều này cho phép hoạt động tần số thấp hoặc hoạt động tĩnh khi đồng hồ được giữ ở mức cao. Trong trường hợp này, thời gian kéo-lên có thể nhỏ hơn tốc độ kéo-xuống. Ngoài ra, dòng rút bởi cổng trong quá trình đánh giá phải đủ nhỏ sao cho công suất tiêu tán tĩnh của mạch không bị ảnh hưởng. Thường chọn là giá trị bằng 10A. Chú ý rằng, transistor tiền nạp có thể được bỏ đi nếu thời gian giữa các pha đánh giá đủ dài để cho phép transistor kéo-lên yếu có thể nạp cho nút đầu ra. Nhiều tác giả cho rằng việc thêm một transistor kéo-lên loại p yếu có thể làm giảm nhẹ vấn đề tái phân tán nạp và cải thiện mức biên chống nhiễu. Tuy nhiên, những kết luận này không đúng cho các mạch tốc độ cao, vì thời gian đáp ứng của transistor loại p yếu này thường rất chậm. Việc thêm transistor như vừa nêu có thể ảnh hưởng đến tốc độ hoạt động chung của mạch. Ngoài phương pháp vừa nêu, cổng này có thể được tạo thành mạch chốt bằng cách thay thế một transistor hồi tiếp loại p yếu như trong hình 3.12 (hình c).