Các cổng lô-gic NAND có thể được xây dựng trong các hệ thống MOS như là một mở rộng đơn giản của mạch đảo cơ bản. Layout mạch trong nMOS, cùng với bảng chân lý và các ký hiệu lô-gic của một mạch NAND hai đầu vào được minh họa trong hình 3.28 [1].
79 Hình 3.28Một layout có thể của cổng NAND với cấu trúc nMOS
Trong mạch NAND, đầu ra sẽ ở mức lô-gic thấp chỉ khi cả hai đầu vào A và B ở mức lô-gic cao. Cổng NAND này đơn giản gồm một mạch đảo cơ bản với một transistor ở chế độ nâng cao (enhancement) thêm vào mắc nối tiếp với transistor kéo-xuống. Các cổng NAND với nhiều đầu vào hơn có thể được xây dựng bằng cách thêm các transistor nối tiếp với đường (path) kéo-xuống.
Hình 3.29Layout có thể của cổng NAND được chuyển đổi trực tiếp
Một cách khác, áp dụng cách tiếp cận như đối với mạch đảo cơ bản ở phần trước, chúng ta cũng có thể thực hiện việc chuyển trực tiếp sơ đồ mạch sang layout của một cổng lô- gic NAND như minh họa trong hình 3.29 [2]. Nếu thực hiện việc định hướng các transistor theo chiều ngang, chúng ta có thể thu được layout như hình 3.29 (hình b). Việc định hướng các transistor theo chiều ngang như hinh 3.29 (hình b) cho kết quả mạch rõ ràng hơn, và nhỏ gọn hơn. Điều này, về mặt tổng quát là đúng cho các cổng tĩnh nhiều đầu vào. Do đó, chúng ta sẽ chấp nhận kiểu thiết kế trong đó các transistor được định hướng theo chiều ngang và các đường tín hiệu cực cổng si-líc đa tinh thể chạy theo chiểu dọc. Trong trường hợp không tuân theo phong cách này, thì sẽ được giải thích rõ các lý do. Tất nhiên cũng cần chú ý rằng, cổng
80 có thể được quay 90o để thu được các liên kết kim loại theo chiều dọc và các liên kết si-líc đa tinh thể theo chiều ngang.
Layout cổng NAND với cấu trúc CMOS được minh họa trong hình 3.30 [2].
Hình 3.30Layout có thể của cổng NAND với cấu trúc CMOS