b) Chế độ hoạt động tế bào MPLS
ATM-LSR Mảng điều khiển
Mảng điều khiển MPLS trong tổng đài Mảng số liệu ATM switching matrix ATM-LSR Mảng điều khiển MPLS trong tổng đài Mảng số liệu ATM switching matrix ATM-LSR biên Mảng điều khiển MPLS ATM-LSR biên Mảng điều khiển MPLS
Kênh ảo điều khiển MPLS (0/32) LSR Mảng số liệu Mảng điều khiển Giao thức định tuyến IP Bảng định tuyến IP
Giao thức báo hiệu MPLS
Bảng chuyển tiếp nhãn LSR Mảng số liệu Mảng điều khiển Giao thức định tuyến IP Bảng định tuyến IP
Giao thức báo hiệu MPLS
Bảng chuyển tiếp nhãn Các gói tin
Thông tin định tuyến
Trao đổi liên kết nhãn
Các gói tin đến
Các gói tin ra
Hình 3.32: Cơ chế thiết lập kênh ảo điều khiển MPLS. Chuyển tiếp các gói có nhãn qua miền ATM-LSR
Việc chuyển tiếp các gói nhãn qua miền ATM-LSR đợc thực hiện trực tiếp qua các b- ớc sau:
o ATM-LSR biên lối vào nhận gói có nhãn hoặc không nhãn, thực hiện
việc kiểm tra cơ sở dữ liệu chuyển tiếp FIB hay cơ sở dữ liệu chuyển tiếp nhãn LFIB và tìm ra giá trị VPI/VCI đầu ra để sử dụng nh nhãn lối ra. Các gói có nhãn đợc phân chia thành các tế bào ATM và gửi đến ATM- LSR tiếp theo. Giá trị VPI/VCI đợc gắn vào tiêu đề của từng tế bào.
o Các nút ATM-LSR chuyển mạch tế bào theo giá trị VPI/VCI trong tiêu
đề của tế bào theo cơ chế chuyển mạch ATM truyền thống. Cơ chế phân bổ và phân phối nhãn phải bảo đảm việc chuyển đổi giá trị VPI/VCI nội vùng và ngoại vùng là chính xác.
o ATM-LSR biên lối ra (khỏi miền ATM-LSR) tái tạo lại các gói có nhãn
từ các tế bào, thực hiện việc kiểm tra nhãn và chuyển tiếp tế bào đến LSR tiếp theo. Việc kiểm tra nhãn dựa trên giá trị VPI/VCI của tế bào đến mà không dựa vào nhãn trên đỉnh của ngăn xếp trong tiêu đề nhãn MPLS do ATM-LSR giữa các biên của miền ATM-LSR chỉ thay đổi giá trị VPI/VCI mà không thay đổi nhãn bên trong các tế bào ATM. Lu ý rằng nhãn đỉnh của ngăn xếp đợc lập giá trị bằng 0 bởi ATM-LSR biên lối vào trớc khi gói có nhãn đợc phân chia thành các tế bào.
Phân phối nhãn trong miền ATM-LSR
Việc phân bổ và phân phối nhãn trong chế độ hoạt động này có thể sử dụng cơ chế giống nh trong chế độ hoạt động khung. Tuy nhiên nếu triển khai nh vậy sẽ dẫn đến một loạt các hạn chế bởi mỗi nhãn đợc gán qua giao diện LC-ATM tơng ứng với một ATM VC. Vì số lợng kênh VC qua giao diện ATM là hạn chế nên cần giới hạn số lợng VC phân bổ qua LC-ATM ở mức thấp nhất. Để đảm bảo đợc điều đó, các LSR phía sau sẽ đảm nhận trách nhiệm yêu cầu phân bổ và phân phối nhãn qua giao diện LC-ATM. LSR phía sau cần nhãn để gửi gói đến nút tiếp theo phải yêu cầu nhãn từ LSR phía trớc nó. Thông thờng các nhãn đợc yêu cầu dựa trên nội dung bảng định tuyến mà không dựa vào luồng dữ liệu, điều đó đòi hỏi nhãn cho mỗi đích trong phạm vi của nút kế tiếp qua giao diện LC-ATM.
LSR phía trớc có thể đơn giản phân bổ nhãn và trả lời yêu cầu cho LSR phía sau với bản tin trả lời tơng ứng. Trong một số trờng hợp, LSR phía trớc có thể phải có khả năng kiểm tra địa chỉ lớp 3 (nếu nó không còn nhãn phía trớc yêu cầu cho đích). Đối với tổng đài ATM, yêu cầu nh vậy sẽ không đợc trả lời bởi chỉ khi nào nó có nhãn
nhãn phía trớc đáp ứng yêu cầu của LSR phía sau thì nó sẽ yêu cầu nhãn từ LSR phía trớc nó và chỉ trả lời khi đã nhận đợc nhãn từ LSR phía trớc nó.
Hợp nhất VC
Vấn đề hợp nhất VC (gán cùng VC cho các gói đến cùng đích) là một vấn đề quan trọng cần giải quyết đối với các tổng đài ATM trong mạng MPLS. Để tối u hoá quá trình gán nhãn ATM-LSR có thể sử dụng lại nhãn cho các gói đến cùng đích. Tuy nhiên một vấn đề cần giải quyết là khi các gói đó xuất phát từ các nguồn khác nhau (các LSR khác nhau) nếu sử dụng chung một giá trị VC cho đích thì sẽ không có khả năng phân biệt gói nào thuộc luồng nào và LSR phía trớc không có khả năng tái tạo đúng các gói từ các tế bào. Vấn đề này đợc gọi là xen kẽ tế bào. Để tránh trờng hợp này, ATM-LSR phải yêu cầu LSR phía trớc nó nhãn mới mỗi khi LSR phía sau nó đòi hỏi nhãn đến bất cứ đích nào ngay cả trong trờng hợp nó đã có nhãn phân bổ cho đích đó. Một số tổng đài ATM với thay đổi nhỏ trong phần cứng có thể đảm bảo đợc rằng 2 luồng tế bào chiếm cùng một VC không bao giờ xen kẽ nhau. Các tổng đài này sẽ tạm lu các tế bào trong bộ đệm cho đến khi nhận đợc tế bào có bit kết thúc khung trong tiêu đề tế bào ATM. Sau đó toàn bộ các tế bào này đợc truyền ra kênh VC. Nh vậy bộ đệm trong các tổng đài này phải tăng thêm và một vấn đề mới xuất hiện đó là độ trễ qua tổng đài tăng lên. Quá trình gửi kế tiếp các tế bào ra kênh VC này đợc gọi là quá
trình hợp nhất kênh ảo VC. Chức năng hợp nhất kênh ảo VC này giảm tối đa số lợng