- Kết hợp công suất: Trong trường hợp có M anten được thực hiện ở đường xuống và mỗi anten được điều khiển bởi một bộ khuếch đại công suất với tốc độ
CHƯƠNG 3 CÔNG NGHỆ SDR
3.5.2.2 Cấu trúc mảng phần tử logic có thể lập trình (FPGA)
FPGA được XIlinx Inc giới thiệu vào năm 1985. Từ đó, công nghệ đã có nhiều thay đổi và phát triển mà rất ít quan tâm đến khả năng dải động. Ứng dụng chủ yếu của FPGAs trước kia là giải pháp thay thế giá rẻ cho việc thiết kế mạch tích hợp chuyên dụng (ASIC) đặc biệt là đối với những ứng dụng dung lượng thấp. Thiết bị FPGA điển hình là chuỗi, các khối logic có thể cấu hình (CLBs) được bao quanh bởi định tuyến có thể cấu hình. Mỗi khối logic bao gồm các tài nguyên có thể được cấu hình để xác định các chức năng toán học, các bộ chỉ mục, mạch logic riêng và thậm chí là bộ nhớ truy cập ngẫu nhiên. Thiết bị ngoại vi của bộ đệm có thể cấu hình kết nối với các thiết bị điện tử khác. Hình 3.15 minh họa
Hình 3.15 Kiến trúc lớp FPGA
Chức năng của tất cả các tài nguyên có thể cấu hình được xác lập bất kỳ lúc nào trong suốt quá trình vận hành của thiết bị để tạo ra mạch logic lớn. Định tuyến và mạch logic có thể cấu hình được, được hình thành cùng lúc để tạo ra chức năng chính xác của thuật toán xử lý số. Các dòng dữ liệu song song và các dòng dữ liệu được truyền có thể tạo ra nguồn tài nguyên tuyệt vời để thực hiện thuật toán xử lý tín hiệu. Số cổng có thể cấu hình được trong các thiết bị như vậy đã vượt quá con số 10 triệu và những sự kiện gần đây cho thấy FPGA có thể lắp vào hầu hết bộ phận xử lý băng thông cơ sở cho mạng 3G.
Những phương pháp cấu hình mới cũng được thêm vào trong những thiết bị này cho phép download nhanh và chính xác các dữ liệu cấu hình cho thiết bị. Điều này rất quan trọng khi thiết kế cho mục đích truyền liên tục. Tái cấu hình một phần là một cải tiến quan trọng khác đối với FPGAs. Các phân mạch logic FPGA có thể được tái cấu hình mà không làm gián đoạn bất kỳ quá trình xử lý nào và diễn ra đồng thời ở những phần khác nhau của cùng một thiết bị.
Khi xem FPGA tiêu biểu như là một tài nguyên xử lý thì vấn đề quan trọng cần xem xét là kiến trúc CLB, kiến trúc RAM, tín hiệu nguồn vào/ra và đồng hồ. Trong số này, thì khả năng của các CLBs là quan trọng nhất bởi vì chúng xác định phần lớn tài nguyên xử lý FPGA.
CLBs vừa được gọi là các kiến trúc hạt thô và hạt tinh. Hạt thô miêu tả cho CLBs lớn được tối ưu hóa với các yếu tô đặc biệt như RAM chuyên dụng hay mạch logic số học, trong khi đó CLBs hạt mịn lại có chức năng logic rất đơn giản. Các kiến trúc hạt thô có tốc độ xử lý nhanh hơn do có mạch silicon được tối ưu hóa đặc biệt và có những điều kiện định đường truyền tối thiểu giữa chúng. Kiến trúc hạt tinh, mặc dù tốc độ tương đối nhanh giá cả hiệu suất lại phát sinh từ những đường truyền ngoàiđược yêu cầu để kết nối chúng lại với nhau. Việc cân bằng hiệu suất tất nhiên là linh động. Các kiến trúc hạt tinh linh động hơn các kiến trúc hạt thô do số lượng mạch logic đơn giản nhiều. Tuy nhiên, hạt thô lại bị giới hạn về các chức năng được tối ưu hóa đặc biệt. Để hiểu thêm chi tiết vềđặc tính của kiến trúc FPGA hạt tinh và hạt thô, chúng ta hãy xem tập hợp thiết bị của Xilinx Virtex và Altera APEX.