- Kết hợp công suất: Trong trường hợp có M anten được thực hiện ở đường xuống và mỗi anten được điều khiển bởi một bộ khuếch đại công suất với tốc độ
3.5.2Công nghệ cấu thành băng tần cơ sở
CHƯƠNG 3 CÔNG NGHỆ SDR
3.5.2Công nghệ cấu thành băng tần cơ sở
Cho đến tận ngày nay, phần lớn các nghiên cứu về vô tuyến phần mềm tập trung chủ yếu vào việc sử dụng bộ xử lý tín hiệu số và phần mềm. Người ta cho rằng, đây là công nghệ đơn giản nhất để lắp đặt hệ thống nhưng hiệu năng của hệ thống bao gồm bộ xử lý và phần mềm công suất chưa đủ lớn để đáp ứng yêu cầu của hệ thống về việc truyền dữ liệu tốc độ cao, đáp ứng đủ tiêu chuẩn của mạng truyền thông công nghệ 3G. Một số tài liệu miêu tả trình ứng dụng FPGAs trong vô tuyến phần mềm, một số khác thì cố gắng giải quyết những vấn đề liên quan đến việc cấu hình và tái cấu hình trong suốt quá trình truyền dịch vụ trực tuyến.
Công nghệ silicon quan trọng hơn bất kỳ công nghệ nào khi nó được sử dụng để thiết kế các hệ thống xử lý một cách có hiệu quả. Mỗi thuật toán xử lý lại có những sự kết hợp khác nhau và các thao tác riêng biệt. Việc kết hợp các thao tác điều kiện, phân chia, nhân lớp, và các thao tác logic là khác nhau đối với từng thuật toán. Bộ xử lý tín hiệu sốđầu tiên được tối ưu hóa chủ yếu đểđáp ứng yêu cầu cao đối với các thao tác truyền dữ liệu tốc độ cao, tạo cơ sở cho hầu hết các thuật toán xử lý tín hiệu riêng biệt.
Hình 3.12 Công nghệ xử lý tín hiệu hiện thời
Hình 3.12 minh họa cách FPGA có thểđưa ra những giải pháp cho những hệ thống yêu cầu cả hiệu suất cao và có khả năng thực hiện các chức năng ở mức độ cao. Ở một mức độ nào đó thì các thiết bị phần cứng như ASIC chỉ có thể thực hiện được một số chức năng nhất định; tuy nhiên chúng cũng cũng tạo ra hiệu suất cao. DSP - phần mềm có thể lập trình được, có thể có rất nhiều chức năng, nhưng tất nhiên đặc tính xử lý chuỗi của DSPs truyền thống lại đem lại hiệu suất ở một mức độ nhất định.
Hình 3.13 So sánh giữa phần mềm có thể lập trình và logic cấu hình lại Hình 3.13 minh họa cách thức xử lý FPGAs có thể kết nối chức năng cao. Bất kỳ một thuật toán xử lý nào cũng có thể phân tách thành những phần tử con thực hiện nhiều phép do thuật toán yêu cầu. Mỗi phần tử con này phụ thuộc vào các dữ liệu
sẵn có từ việc xử lý các phần tử con khác. Trong hình 3.13, phần tử con thứ 2 phụ thuộc vào 1; phần tử con 4 phụ thuộc vào 3; phần tử con 5 phụ thuộc vào 2 và 4. Những tính toán cơ sở phần mềm DSP hoặc µP của 1 thuật toán phải xử lý lần lượt từng phần tử con, thỏa mãn những điều kiện : ví dụ 1=>2=>3=>4=>5=> hoặc 3=>4=>1=>2=>5. Hiệu suất có thểđược cải thiện bằng việc sử dụng các bộđa xử lý để tính toán đồng thời 1=>2 và 3=>4. Tuy nhiên, các bộđa xử lý lại tiêu tốn nhiều nguồn và đòi hỏi phải có nhiều khu vực xử dụng silicon. Tài nguyên xử lý FPGA rất mịn và có thể thực hiện cơ chế song song tới một mức độ nào đó nhỏ như các thao tác cổng logic cá nhân.
Ởđây sự cân bằng quan trọng là để giảm việc lắp đặt so với hiệu suất. Mạch FPGA với những công cụ thiết kế sẵn có khó cấu hình hơn các phương pháp lập trình đã được thiết lập thành công của DSP. Khi tái cấu hình cũng mất ít thời gian hơn. Tái cấu hình FPGA logic chậm hơn nhiều so với cuộc gọi chức năng đơn giản trong DSP hoặc µP.
Thiết bị DSP và FPGA hiển thị chỉ số trong các phần sau được chọn để minh họa các loại tài nguyên xử lý sẵn có. Mặc dù phần lớn các thiết bị này hiện nay rất lớn và thiếu công suất nhưng chức năng của nó lại rất quan trọng đối với việc đưa ra kết luận nguồn tài nguyên có sẵn nào sẽ được sử dụng cho các hệ thống truyền thông có thể tái cấu hình được. Có nhiều phương pháp xử lý được sử dụng trong các thiết bị mà ngày nay được xem là các thiết bị quan trọng. Khi người ta biết đến các phương pháp tối ưu nhất thì các công nghệ cơ bản khác hay công nghệ silicon trong tương lai sẽ được thực hiện và sử dụng có hiệu quả nhằm mục đích hỗ trợ cho hệ thống xử lý có thể tái cấu hình hay hệ thống SDR.