Luận văn thạc sĩ nghiên cứu về mã hóa tốc độ cao ứng dụng cho các mạng cảm biến không dây

ĐẠI HỌC THÁI NGUYÊN TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN VÀ TRUYỀN THÔNG KEOTHAVIXAY SOMNEUK NGHIÊN CỨU VỀ MÃ HÓA TỐC ĐỘ CAO ỨNG DỤNG CHO CÁC MẠNG CẢM BIẾN KHÔNG DÂY LUẬN VĂN THẠC SỸ KHOA HỌC MÁY TÍNH THÁI NGUYÊN - 2020 ĐẠI HỌC THÁI NGUYÊN TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN VÀ TRUYỀN THÔNG KEOTHAVIXAY SOMNEUK NGHIÊN CỨU VỀ MÃ HÓA TỐC ĐỘ CAO ỨNG DỤNG CHO CÁC MẠNG CẢM BIẾN KHÔNG DÂY LUẬN VĂN THẠC SỸ KHOA HỌC MÁY TÍNH Chuyên ngành: KHOA HỌC MÁY TÍNH Mã số: 84 80 101 Người hướng dẫn khoa học: TS Đỗ Thị Bắc THÁI NGUYÊN - 2020 I LỜI CÁM ƠN Trước tiên bày tỏ lời cảm ơn chân thành đến thầy, cô giáo giảng dạy, hướng dẫn giúp đỡ thời gian học tập nghiên cứu hoàn thành luận văn Xin bày tỏ lòng biết ơn sâu sắc tới giáo TS Đỗ Thị Bắc tận tình hướng dẫn, giúp đỡ đóng góp cho tơi nhiều ý kiến quý báu để hoàn thành luận văn Xin trân thành cảm ơn thầy, cô giáo trường đại học công nghệ thông tin truyền thông, đặc biệt thầy cô khoa công nghệ thông tin giảng dạy, giúp đỡ tạo điều kiện thuận lợi cho thời gian học tập trường Cuối cùng, xin trân thành cảm ơn gia đình bạn bè động viên, quan tâm, giúp đỡ tơi hồn thành khóa học luận văn Thái Ngun, Năm 2020 Học viên KEOTHAVIXAY Somneuk II LỜI CAM ĐOAN Tôi cam đoan luận văn thân tự nghiên cứu thực theo hướng dẫn khoa học TS Đỗ Thị Bắc Tơi hồn tồn chịu trách nhiệm tính pháp lý q trình nghiên cứu khoa học luận văn Thái Nguyên, Năm 2020 Học viên KEOTHAVIXAY Somneuk III MỤC LỤC LỜI CÁM ƠN I LỜI CAM ĐOAN II MỤC LỤC III DANH MỤC CÁC BẢNG BIỂU VI DANH MỤC CÁC HÌNH VẼ VII MỞ ĐẦU VIII CHƯƠNG 1: TỔNG QUAN VỀ MẬT MÃ VÀ MÃ KHỐI 1.1 Giới thiệu 1.2 Bảo vệ thơng tin q trình truyền mạng 1.2.1 Các loại hình công 1.2.2 Yêu cầu hệ truyền thơng tin an tồn bảo mật 1.3 Vai trò mật mã việc bảo mật thông tin mạng 1.4 Mã khối 1.4.1 Khái niệm 1.4.2 Phương pháp thiết kế mật mã khối 1.4.3 Tấn công mật mã khối 11 1.4.4 Các phương thức hoạt động mật mã khối 12 1.5 Tiểu luận chương 17 CHƯƠNG NGUYÊN LÝ THIẾT KẾ MÃ KHỐI TRÊN CSPN 18 2.1 Nguyên lý thiết kế CSPN 18 2.1.1 Lớp phần tử nguyên thủy mật mã điều khiển 18 2.1.2 Cấu trúc CSPN 22 2.2 Nguyên lý thiết kế thuật toán mật mã FPGA 24 2.2.1 Chiến lược thiết kế 24 2.2.2 Cấu trúc thiết kế 24 2.2.3 Các thơng số mơ hình đánh giá 25 2.3 Nguyên lý đánh giá độ an toàn thuật toán 27 2.3.1 Đánh giá đặc trưng thống kê theo tiêu chuẩn NESSIE 27 2.3.2 Đánh giá độ an toàn theo đặc trưng vi sai 30 2.4 Nguyên lý đánh giá hiệu tích hợp FPGA 31 IV 2.4.1 Lưu lượng thông tin 31 2.4.2 Diện tích (Area) 31 2.4.3 Lưu lượng/diện tích 32 2.5 Tiểu luận chương 32 CHƯƠNG 3: XÂY DỰNG CHƯƠNG TRÌNH THỬ NGHIỆM VÀ ĐÁNH GIÁ KẾT QUẢ 33 3.1 Mạng cảm biến không dây 33 3.1.1 Định nghĩa mạng cảm biến không dây 33 3.1.2 Cấu trúc mạng cảm biến không dây 33 3.1.3 Đặc điểm mạng cảm biến không dây 34 3.2 Mơ tả thuật tốn mơ 35 3.2.1 Cấu trúc phần từ điều khiển sử dụng 36 3.2.2 Thuật toán mã khối BM-64 39 3.3 Đánh giá độ an toàn BM-64 42 3.3.1 Đánh giá đặc trưng thống kê BM-64 theo chuẩn NESSIE 42 3.3.2 Đánh giá thám mã vi sai 43 3.4 Cài đặt mô đánh giá hiệu tích hợp thuật tốn 46 3.4.1 Công cụ cài đặt mô 46 3.4.2 Kết đánh giá so sánh hiệu suất FPGA 48 3.4.2.1 Minh họa số giao diện mô trền FPGA: 48 3.4.2.2 Kết đánh giá 53 KẾT LUẬN 54 TÀI LIỆU THAM KHẢO 55 V DANH MỤC CHỮ VIẾT TẮT Chữ viết tắt SPN SAC DDO ECB CBC OFB CFB CTR CSPN FPGA NL IL LU PP CLB LUT IOB NESSIE LC DC SDDO WSNs ISE Design HDL IDE GUI ISE PLD CAD MCF LUT CPLD AES SHA VHDL PE Chữ đẩy đủ Substitution Permutation Network Strict Avalanche Criteria Data Dependent Operation Electronic Code Book Cipher Block Chaining Output Feed Back Cipher Feed Back Counter mode Controlled Substitution Permutation Network Field-programmable gate array Non Linearity Iterative Looping Loop Unrolling Pipeline Configurable Logic Block Look-Up Table Input/Output Block New European Schemes for Signatures, Integrity and Encryption Linear Cryptanalysis Differential Cryptanalysis Switchable Data Dependent Operation (data-driven operation) Wireless sensor networks Integrated Synthesis Environment Design Hardware Description Languages Integrated Device Electronics Graphical user interface Integrated Synthesis Environment Programmable Logic Device Computer Aided Design Maximum Clock Frequency Look-Up Table Complex Programmable Logic Device Advanced Encryption Standard Secure Hash Algorithm VHSIC Hardware Description Language Primitive Element VI DANH MỤC CÁC BẢNG BIỂU Bảng 3.1 XÁC XUẤT PR(IJK)=PR(YI /XJ , VK) CỦA ĐẶC TÍNH VI PHÂN CỦA F2/2 37 Bảng 3.2 Miêu tả phép hộp S4x4 S-14x4 39 Bảng 3.3 Lịch biểu sử dụng khóa thuật tốn BM-64 với khóa mật 128 bits 41 Bảng 3.4 Lịch biểu sử dụng khóa thuật tốn BM-64 với khóa mật 192 bits 42 Bảng 3.5 Lịch biểu sử dụng khóa thuật tốn BM-64 với khóa mật 256 bits 42 Bảng 3.6 Ảnh hưởng bit liệu bit khóa thuật toán BM-64 43 Bảng 3.7 So sánh đặc trưng vi sai số mã hóa khối 46 Bảng 3.8 So sánh kết thực thuật toán khác FPGA với BM-64 53 VII DANH MỤC CÁC HÌNH VẼ Hình 1 Xem trộm thông tin Hình Sửa thông điệp Hình Mạo danh Hình Phát lại thơng điệp Hình Mơ hình bảo mật thơng tin mạng Hình Cấu trúc mạng Feistel Hình Cấu trúc SPN Hình Các chế độ hoạt động mã khối 12 Hình Chế độ mã hóa ECB 13 Hình 10 Chế độ mã hóa CBC 14 Hình 11 Chế độ mã hóa s-bít CFB 15 Hình 12 Chế độ mã hóa s-bít OFB 16 Hình 13 Chế độ mã hóa CTR 17 Hình 2.1 Cấu trúc biểu diễn F2/1 19 Hình 2 Cấu trúc biểu diễn F2/2 21 Hình Cấu trúc tổng quát Fn/m (a) F-1n/m (b) xây dựng từ F2/1 23 Hình Cấu trúc thiết kế mật mã khối FPGA, 25 Hình Cấu trúc F4/8 (a) F-14/8 (b) 38 Hình Cấu trúc F16/64 (a) F-116/64(b) 38 Hình 3 Sơ đồ cấu trúc thuật toán BM-64 a) Sơ đồ tổng quát 41 Hình Thơng tin vi sai sau vịng thuật tốn BM-64 45 Hình Sơ đồ thiết kế tổng thể BM-64 FPGA (cấu trúc IL) 50 Hình Sơ đồ thiết kế BM-64 FPGA (cấu trúc PP) 52 VIII MỞ ĐẦU Mật mã ngành khoa học công nghệ mà nhiều lĩnh vực ứng dụng phải dùng nhằm đảm bảo an ninh, tính bí mật, tính xác thực, chống từ chối tồn vẹn thơng tin Nhất thời đại cơng nghệ số, thời đại mà hoạt động, giao dịch hầu hết ngành nghề, lĩnh vực thông qua môi trường mạng Mã khối giải pháp đại lĩnh vực mật mã Nhiều giải pháp đưa thông qua thi tồn giới Như chuẩn mã hóa liệu AES, SHA1, SHA2 Và năm công bố kết thi SHA3 Việc ứng dụng mạng hoán vị thay điều khiển (CSPN) xây dựng phát triển thuật tốn mã hóa khối hướng hầu hết nhà nghiên cứu với đề tài “ Nghiên cứu mã hóa tốc độ cao ứng dụng cho mạng cảm biến không dây ” Đây chủ đề rộng lớn phức tạp có phát triển mạnh giới khoa học quan tâm, nên khó khăn cho nghiên cứu sinh Mặc dù chuẩn bị kỹ tránh khiếm khuyết Em mong nhận ý kiến quý báu nhà khoa học thầy cô giáo để báo cáo em hoàn thiện 42 Bảng Lịch biểu sử dụng khóa thuật tốn BM-64 với khóa mật 192 bits No rounds j Enc Qj/Uj K1/K3 K2/K4 K5/K6 K2/K1 K4/K6 K5/K3 K2/K3 K1/K3 K4/K6 Dec Q'j/U'j K1/K3 K6/K5 K3/K2 K1/K3 K2/K3 K5/K3 K4/K6 K2/K1 K2/K3 Bảng Lịch biểu sử dụng khóa thuật tốn BM-64 với khóa mật 256 bits No rounds j Enc Qj/Uj K1/K3 K2/K4 K5/K8 K7/K6 K4/K2 K2/K8 K6/K5 K1/K3 K7/K6 Dec Q'j/U'j K1/K3 K7/K4 K3/K7 K1/K3 K6/K5 K2/K8 K4/K2 K7/K6 K1/K3 3.3 Đánh giá độ an toàn BM-64 3.3.1 Đánh giá đặc trưng thống kê BM-64 theo chuẩn NESSIE Theo cơng bố NESSIE, độ an tồn thuật tốn mã hóa xem xét dựa tiêu chí sau đây: a) Số lượng trung bình bit đầu thay đổi thay đổi bit đầu vào (kí hiệu: d1) b) Mức độ biến đổi hồn tồn (kí hiệu: dc) c) Mức độ hiệu ứng thác lũ (kí hiệu: da) d) Mức độ phù hợp với tiêu chuẩn hiệu ứng thác lũ chặt chẽ (kí hiệu: d sa) Đồng thời theo NESSIE, độ an toàn hay phép biến đổi thuật tốn mã hóa tốt điều kiện sau đồng thời xảy ra: dc = 1, da  1, dsa  d1  n/2 Căn vào đó, luận văn tiến hành đánh giá đặc trưng thống kê thuật toán mật mã phát triển thu kết hoàn toàn đáp ứng với tiểu chuẩn mà NESSIE quy định Thử nghiệm tiến hành với số lượng phép thử 2000 trường hợp: K(khóa) = 1; X(dữ liệu) = 1000 K = 1000; X = Các kết đánh giá thực nghiệm thuật tốn BM-64 trình bày chi tiết bảng 3.6 Từ kết thực nghiệm cho thấy, sau vịng mã hóa, thuật tốn đáp ứng hồn toàn theo tiêu chuẩn NESSIE ảnh hưởng bits liệu gốc, ảnh 43 hưởng bits khóa Việc nghiên cứu đặc trưng thống kê ảnh hưởng bits khóa thuật tốn điều đáng quan tâm yếu tố giúp chứng minh độ an tồn thuật tốn phát triển, mơ tả thuật tốn sử dụng phép mở rộng khóa đơn giản đảm bảo tiêu chuẩn thống kê theo quy định NESSIE Bảng Ảnh hưởng bit liệu bit khóa thuật tốn BM-64 #X=1000; #K=1 #X=1; #K=1000 d1 dc da dsa d1 dc da dsa 14.400859 0.625000 0.450027 0.447187 7.237773 0.312500 0.226180 0.224736 30.901031 1.000000 0.964625 0.949723 22.670906 0.812500 0.708260 0.699468 31.984656 1.000000 0.997104 0.975124 31.470922 1.000000 0.980920 0.962571 32.026047 1.000000 0.997059 0.974704 32.001016 1.000000 0.996821 0.975095 32.002016 1.000000 0.996656 0.974706 32.014047 1.000000 0.996617 0.974780 31.983344 1.000000 0.996748 0.974891 31.989188 1.000000 0.996667 0.974813 31.977547 1.000000 0.996492 0.974349 31.998602 1.000000 0.996882 0.975100 31.997859 1.000000 0.996698 0.975111 31.995586 1.000000 0.996643 0.974738 3.3.2 Đánh giá thám mã vi sai Thám mã vi sai xem giải pháp phổ biến dùng cho mã khối để xét khả an tồn thuật tốn trước cơng thám mã vi sai Vì việc tính tốn vết vi sai để đánh giá khả chống lại thám mã yêu cầu tối cần thiết phát triển thuật toán mã khối Sau tiến hành đánh giá vi sai thuật toán BM-64 Phân tích tồn vết vi sai qua hai vịng mã Để làm điều dựa sở vi sai tồn qua phần tử F2/2 mô tả bảng phần II Nhận thấy vết vi sai qua nửa nhánh bên trái (nhìn hình 6), vết qua phép mở rộng ta dễ dàng tìm xác suất , thu vết vi sai có trọng số 4, Còn P1  / xác suất vết vi sai rơi vào nửa nhánh trái nhánh trái Phân tích bảng hốn đổi 44 S, ta thu vết vi sai có trọng số 2, sau qua phần tử F16/64 ta thu Vết vi sai vòng qua vòng 2, ta nhận thấy cần tính giá trị sác xuất Như xác suất lớn tồn vết vi sai qua vòng mã là: 2-34 Ngồi phương pháp tính vi sai trực tiếp trên, chúng tơi cịn tiến hành đánh giá thực nghiệm Với phương pháp tính thám mã vi sai với số lượng mẫu thử rõ 40.000 phép thử thu xác xuất P = {0.00000000015737192105}^4 ≈ 2-130.26 Như vậy, với kết theo phương pháp nêu trên, ta thấy sau vòng xác xuất nhỏ giá trị 2-64 Điều khẳng định rằng, sau vịng mã hóa, BM-64 dư khả chống lại thám mã vi Nhưng chúng tơi để số vịng để nâng cao độ an tồn thuật tốn nhằm có khả chống lại kiểu công khác biết đến Đồng thời để điểm vượt trội khác thuật toán đề xuất, sau luận văn đưa bảng so sánh đặc trưng vi sai số thuật toán thông dụng đề xuất trước bảng 3.7 Trong bảng 3.7, BM-64 có giá trị xác xuất tốt sau vòng 45 P=2 P=2 -8 -1 1 (4) S E 4x4 4x1 F 16/64 F 16/64 4x1 1 P=2 0 4x1 F 16/64 0 -1 F -116/64 (4) S 4x4 -3.5 P=2 E F 116/64 F 16/64 0 0 (4) S E 4x4 0 1 F 16/64 F 16/64 0 F 16/64 -1.5 P=2 F -116/64 (4) S 4x4 1 E F 16/64 F 16/64 0 Hình Thơng tin vi sai sau vịng thuật tốn BM-64 Như qua phân tích, tính tốn so sánh trên, thuật tốn phát triển có khả chống lại thám mã vi sai tốt so với nhiều thuật toán phổ dụng 46 Điều đồng với việc khẳng định chúng có độ an tồn tốt thuật tốn Bảng So sánh đặc trưng vi sai số mã hóa khối Đặc trưng vi phân Mã khối P(r) Số vòng r Nhỏ P(Z) COBRA-H64 [5] P(2)  1.13  219  275 DDO-64 [9] P(2)  229  287 COBRA-F64A [5] 16 P(32)  221  2100 COBRA-F64A [5] 12 P(2)  28  296 COBRA-F64A [5] 10 P(2)  220  2100 COBRA-F64B [5] 20 P(2)  212  2120 COBRA-F64B [5] 14 P(2)  218  2126 COBRA-F64B [5] 12 P(2)  224  2144 BM-64 P(2)  234  2137 3.4 Cài đặt mô đánh giá hiệu tích hợp thuật tốn 3.4.1 Cơng cụ cài đặt mô Xilinx ISE Design Suite sử dụng để thiết kế tùy chỉnh mạch tích hợp Đáng ý nhất, phần mềm sử dụng để thiết kế Mảng lập trình trường FPGA (Field-programmable gate array), cho phép nhà thiết kế khách hàng định cấu hình mạch sau sản xuất ISE Design Suite có sẵn cho tảng Windows Linux ISE Design Suite tạo phép tổng hợp phân tích thiết kế mạch điện tử Các mạch viết ngơn ngữ máy tính chuyên dụng gọi Ngôn ngữ mô tả phần cứng (HDL) Với phần mềm, kiểm tra sơ đồ Cấp độ đăng ký, thực phân tích thời gian mơ kích thích khác để kiểm tra phản ứng thiết kế Bộ thiết kế ISE có sẵn phiên khác nhau, chẳng hạn Embedded, System WebPACK Mặc dù phiên đóng gói với tính khác nhau, ISE Design Suite cung cấp cơng cụ 47 thêm vào cho cấu hình linh hoạt để nâng cao suất bạn Các công cụ có sẵn bao gồm cơng cụ ChipScope Bộ công cụ phát triển nhúng, thiết kế để sử dụng với phiên WebPACK Bộ công cụ ChipScope cung cấp thiết lập gỡ lỗi nhanh kênh I / O nối tiếp thiết kế đồ họa tốc độ cao, Bộ công cụ phát triển nhúng IDE Được sử dụng để thiết kế hệ thống xử lý nhúng ISE Design Suite cơng cụ tồn diện cho phép bạn thiết kế, phân tích kiểm tra mạch tích hợp Nó cung cấp loạt tính mạnh mẽ đóng gói phiên khác chí cho phép bạn tùy chỉnh lựa chọn cơng cụ Xilinx ISE Design Suite lựa chọn tuyệt vời để thiết kế thử nghiệm thiết kế mạch tích hợp bạ Phần mềm ISE (Integrated Software Environment) môi truờng thiết kế hồn hảo Xilinx, trợ giúp cho người thiết kế hầu hết công cụ cần thiết để hồn thành đề án thiết kế nhanh hiệu ISE tích hợp cơng nghệ tiên tiến mạng lại tính linh hoạt, giao diện GUI thân thiện với nguời sử dụng Một số ưu điểm ISE là: - Tận dụng tối đa tất công nghệ tiên tiến PLD - Tiết kiệm thời gian thiết kế, hỗ trợ tất dòng sản phẩm Xilinx - Tăng hiệu giảm giá thành - Hỗ trợ tối đa cho việc thiết kế hệ thống nhúng Bộ sản phẩm ISE bao gồm gói phần mềm: * ISE WebPACK: Ðây gói sản phẩm dùng dể phát triển hệ thống cách dễ dàng môi trường thiết kế on-line (trực tuyến) Web hỗ trợ trực tiếp từ Xilinx ISE WebPACK cho phép nguời dùng hồn thành thiết kế nhanh chóng nhờ kết hợp thiết kế dầu vào HDL, công vụ tổng hợp tiên tiến khả kiểm tra CPLD FPGA trực tuyến 48 * ISE BaseX: Ðây gói phần mềm hiệu kinh tế nhất, môi trường thiết kế PLD máy tính cá nhân linh hoạt ổn dịnh * ISE BaseX: Ðây gói phần mềm hiệu kinh tế nhất, môi trường thiết kế PLD máy tính cá nhân linh hoạt ổn dịnh Nó cung cấp tất khả ISE WebPACK, ngồi cịn duợc bổ sung nhiều công cụ khác hỗ trợ cho người dùng * ISE Alliance: Gói phần mềm duợc thiết kế phù hợp với mơi truờng thiết kế có sẵn người dùng Nó kết hợp cơng cụ hay Xilinx để tạo mơi trường thiết kế hồn chỉnh với tính cao ISE BaseX * ISE Foundation: Ðây gói phần mềm hồn chỉnh nhất, dễ sử dụng, tính nhiều đồng thời tích hợp cơng cụ phân tích, tổng hợp cơng nghệ kiểm tra sản phẩm với giải pháp hữu hiệu 3.4.2 Kết đánh giá so sánh hiệu suất FPGA Luận văn tiến hành triển khai thực thuật toán BM-64 FPGA tiến hành đánh giá để so sánh với số thuật toán mã hóa sử dụng phổ biến Để đảm bảo tính khách quan, nghiên cứu thực FPGA dòng Virtex-4, loại thiết bị 5vlx20tff323-2 3.4.2.1 Minh họa số giao diện mô trền FPGA: Luận văn sử dụng ngôn ngữ mô tả phần cứng VHDL để thực việc cài đặt BM-64 FPGA Việc làm nhằm mục tiêu nhận tham số tần số (MHz) tài nguyên (CLB) cho thuật tốn dịng FPGA tương ứng lựa chọn Qua đánh giá hiệu tích hợp thuật tốn phần cứng Các kỹ thuật sử dụng trình triển khai cài đặt FPGA gồm: - Ngơn ngữ mơ tả thuật tốn: VHDL với dòng phần mềm ISE Xilinx - Chế độ hoạt động thuật tốn: khơng hồi tiếp (chế độ ECB) 49 - Cấu trúc thiết kế FPGA: theo cấu trúc vòng lặp sở IL cấu trúc vịng lặp tồn phần PP Thuật toán triển khai cài đặt FPGA gồm thành phần liệt kê thành phần thuật toán đảm nhận chức riêng: - Khối chức mã/giải mã - Khối chức sinh khóa - Khối điều khiển - Khối tạo ghi Sau cài đặt chi tiết thuật tốn BM-64 a Theo cấu trúc vịng lặp sở IL Phần mềm mơ thuật tốn FPGA mơ tả file file có chức tương ứng giải thích chi tiết sau: Tên file Chức alg_iterative.vhdl Mô tả chế độ làm việc thuật toán alg_pack.vhd Định nghĩa phần tử điều khiển, phép biến đổi sử dụng thuật tốn hàm biến đổi cho vịng mã hóa sở alg_top_Iter.vhd Mơ tả cổng tín hiệu khối chức controller_iter.vhdl Mô tả khối điều khiển chương trình interface.vhdl Mơ tả tín hiệu đầu vào, tín hiệu ra, tín hiệu điều khiển, chuyển liệu Mô tả việc chuyển đổi liệu ghi reg64b.vhd key_schedule_iter.vhd Mô tả lược đồ khóa thuật tốn 50 Hình Sơ đồ thiết kế tổng thể BM-64 FPGA (cấu trúc IL) Trên sở mô dul thiết kế khối chức năng, sơ đồ thiết kế tổng thể thuật toán FPGA theo cấu trúc IL biểu diễn hình 3.5 b Theo cấu trúc vịng lặp sở PP Phần mềm mơ thuật toán FPGA theo cấu trúc PP bao gồm file file có chức tương ứng giải thích sau: Tên file Giải thích ý nghĩa alg_PIPE.vhdl Mô tả chế độ làm việc thuật toán alg_pack.vhd Định nghĩa phần tử điều khiển, phép biến đổi sử dụng thuật toán hàm biến đổi cho vịng mã hóa sở alg_top_PIPE.vhd Mơ tả cổng tín hiệu khối chức controller_PIPE.vhdl Mô tả liệu điều khiển chương trình 51 interface.vhdl Mơ tả tín hiệu đầu vào, tín hiệu ra, tín hiệu điều khiển, chuyển liệu reg64b.vhd Mô tả việc đổi liệu ghi key_schedule_PIPE.vhd Mô tả lược đồ khóa thuật tốn FP.vhd Mơ tả phép biến đổi cuối thuật tốn Alg_ROUND.vhd Mơ tả kiến trúc RTL dùng lưu trữ thông số hàm ALG_ROUND_FUNCT Trên sở modul thiết kế khối chức năng, sơ đồ thiết kế tổng thể thuật toán BM-64 theo cấu trúc PP FPGA biểu diễn hình 3.6 Theo cấu trúc PP, tất vịng mã hóa thực song song Chức thực mã/giải mã (ENC_DNC_B) kết nối đến khối mã/giải mã Tuy nhiên, không làm tính tổng quát c sơ đồ để dễ quan sát 52 Hình Sơ đồ thiết kế BM-64 FPGA (cấu trúc PP) 53 Tất thành phần khác thuật tốn hình 3.6 khối biểu diễn (phép biến đổi vòng mã sở ghi liệu) vòng thứ 3, 4, 5, 6, thuật tốn khơng biểu diễn hình vẽ (có thể quan sát chạy chuong trình) 3.4.2.2 Kết đánh giá Chi tiết kết miêu tả bảng 3.8 Việc đánh giá triển khai theo cấu trúc đường ống (N = n= số vịng mã hóa) cấu trúc lặp (N = 1) để qua đánh giá hiệu thuật toán cấu trúc giúp cho việc lựa chọn chúng ứng dụng cụ thể dễ dàng hơn, phù hợp với mục tiêu lựa chọn hướng tới Bảng So sánh kết thực thuật toán khác FPGA với BM-64 Mã khối Kích thước khối Số vịng N Diện tích (#CLBs) Tần số (MHz) Thơng lượng (Mbps) Hiệu suất Mbps / #CLBs Mbps/(#CLBs*GHz) BM-64 64 8 2067 167 10683 5,17 30,97 DDP-64 [9] 64 10 10 3440 95 6100 1,77 18,67 SPECTR-64 [5] 64 12 12 7021 83 5312 0,76 9,12 10 10 17314 28,5 3650 0,21 7,40 10 3020 85 5500 1,82 21,43 AES [6] COBRA-H64 [5] 64 CIKS-1 [5] ? 8 6346 81 5184 0,82 10,09 BM-64 64 413 158 1266 3,06 19,37 DDP-64 [9] 64 10 615 85 544 0,88 10,41 SPECTR-64 [5] 64 12 713 83 443 0,62 7,48 DDO-64 [8] 64 350 130 924 2,64 20,31 Thông qua bảng kết cho thấy, BM-64 có tốc độ cao hơn, lại yêu cầu phần cứng nhỏ so với số thuật toán khác So sánh hiệu xuất thực sở: thơng lượng/diện tích thơng lượng / (diện tích × Tần số) thuật tốn BM-64 có hiệu suất cao 54 KẾT LUẬN Trong thời gian nghiên cứu để triển khai thực luận văn em tự rút nhiều kết luận cho thân Như nhận thức em phần mở đầu, mật mã lĩnh vực rộng lớn ứng dụng nhiều lĩnh vực khác đời sống công nghệ nên việc nắm vững sâu sắc để xây dựng phát triển ứng dụng yêu cầu cần thiết Qua trình nghiên cứu em thu số kết sau: Về mặt lý thuyết: - Nắm vững kiến thức mã khối - Hiểu thêm tiêu chuẩn cần đạt thuật toán mã khối - Nắm vững hiểu nguyên lý xây dựng CSPN, biết phân tích để lựa chọn toán tử phù hợp điều kiện cụ thể đặt - Hiểu chiến lược kỹ thuật triển khai thuật toán mã khối FPGA nhằm ứng dụng nâng cao hiểu tối ưu thiết kế đưa trình thực Về mặt thực hành: - Mơ thuật tốn mã hóa khối 64 bit BM-64 phù hợp cho ứng dụng WSNs - Triển khai thực BM-64 FPGA để so sánh với thuật toán phổ dụng Trên sở nghiên cứu trên, em có hướng rõ ràng để tiếp tục hoàn thiện kiến thức phát triển tiếp cơng trình nghiên cứu giai đoạn tiếp tới 55 TÀI LIỆU THAM KHẢO TIẾNG ANH: [1] Moldovyan, N.A, Alexander A Moldovyan, Data-Driven Block ciphers for fast telecommunication systems, Auerbach Publications Taylor & Francis Group, New York, pp.72-80, 2008 [2] “NESSIE New European Schemes for Signatures, Integrity, and Encryption” https://www.cosic.esat.kuleuven.ac.be/nessie/ [3] Phan Đình Diệu (2002), Lý thuyết mật mã an tồn thơng tin, Nhà xuất Đại học Quốc Gia Hà Nội [4] Hu F, Ziobro J, Tillett J, Sharma N K, “Secure wireless sensor networks: problems and solutions,” J Syst., Cybern Inf., 11(9):419-439, 2004 [5] Moldovyan N.A., Moldovyan A.A Data-driven Ciphers for Fast Telecommunication Systems  Auerbach Publications Talor & Francis Group New York, London 2008 [6] Ichikawa T., Kasuya T., Matsui M Hardware Evaluation of the AES Finalists // Proc 3rd Advanced Encryption Standard (AES) Candidate Conference, New York, April 13-14, 2000 [7] MinhN.H., Duy H.N., Dung L.H Design and Estimate of a New Fast Block Cipher for Wireless Communications Devices // The 2008 International Conference on Advanced Technologies for Communications (ATC’08) and REV’08, Ha Noi, PP 409-412 (2008) [8] Moldovyan, N.A., Moldovyan, A.A., Eremeev, M.A., and Summerville, D.H 2004.Wireless networks security and cipher design based on data-dependent operations: Classification of the FPGA suitable controlled elements Proceedings of the CCCT-2004 Vol VII, Austin, TX pp 123–28 56 [9] Moldovyan, N.A., Sklavos, N., and Koufopavlou, O 2005 Pure DDP-base cipher: Architecture analysis, Hardware Implementation cost and Performance up to 6.5 Gbps International Arab Journal of Information Technology 2: 24–32 [10] Nguyen Hieu Minh, Do Thi Bac, Ho Ngoc Duy New SDDO-Based Block Cipher for Wireless Sensor Network Security // International Journal of Computer Science and Network Security, VOL.10 No.3, March 2010 PP 54 – 60 TIẾNG VIỆT: [11] Hồ Ngọc Duy, Đỗ Thị Bắc, Молдовян А.А., Молдовян Д.Н “Các thuật toán mã khối tốc độ cao sở mạng hoán vị-thay điều khiển được” Các vấn đề bảo mật thông tin Tập 2; Số 89, trang 7-17; Năm 2010 [12] Đỗ Thị Bắc, “Họ thuật toán mật mã khối cho mạng truyền liệu thời gian thực” Tạp chí khoa học công nghệ - Đại học Thái Nguyên Tập 157, số 12/1211-217, Năm 2017 [13] Đỗ Thị Bắc, “Về giải pháp bảo mật truyền thông chip ÉP8266” Tạp chí khoa học cơng nghệ - Đại học Thái Nguyên, Tập 200, Số 07, 5/2019; Trang 98-97, Năm 2019 ... THÔNG KEOTHAVIXAY SOMNEUK NGHIÊN CỨU VỀ MÃ HÓA TỐC ĐỘ CAO ỨNG DỤNG CHO CÁC MẠNG CẢM BIẾN KHÔNG DÂY LUẬN VĂN THẠC SỸ KHOA HỌC MÁY TÍNH Chuyên ngành: KHOA HỌC MÁY TÍNH Mã số: 84 80 101 Người hướng... Việc ứng dụng mạng hoán vị thay điều khiển (CSPN) xây dựng phát triển thuật tốn mã hóa khối hướng hầu hết nhà nghiên cứu với đề tài “ Nghiên cứu mã hóa tốc độ cao ứng dụng cho mạng cảm biến không. .. chúng khả xử lý tốc độ cao, triển khai loại hình địa lý kể môi trường nguy hiểm sử dụng mạng cảm biến có dây truyền thống 3.1.2 Cấu trúc mạng cảm biến không dây Một mạng cảm biến không dây bao gồm