Tiểu luận môn kiến trúc máy tính nâng cao kiến trúc tập lệnh cisc và risc

Trường Đại Học Bách Khoa Thành Phố Hồ Chí Minh Khoa Khoa học Kỹ thuật máy tính Kiến trúc tập lệnh CISC RISC Nhóm thực hiện: Lê Quốc Nam (1570061) Cao Tấn Thành (1570231) Phạm Thành Trí (1570234) Nguyễn Văn Luân (1570220) Nguyễn Hoàng Minh Quân (1570224) Thành phố Hồ Chí Minh, ngày 15, tháng 9, năm 2015 Mục lục Chương Kiến trúc tập lệnh CISC 1.1 Khái niệm 1.2 Lịch sử hình thành phát triển 1.3 Các tính chất chung kiến trúc CISC Nguyên lý thiết kế Đặc trưng Ví dụ tập lệnh CISC Chương Kiến trúc tập lệnh RISC 2.1 Khái niệm 2.2 Lịch sử hình thành phát triển Lịch sử hình thành Quá trình phát triển 2.3 Các tính chất chung kiến trúc RISC Tập lệnh với số lượng lệnh ít, bao gồm lệnh đơn giản, đa số lệnh thực chu kỳ Kiến trúc Load-and-store Sử dụng số cách đánh địa đơn giản Các lệnh có định dạng độ dài cố định Sử dụng nhiều ghi Sử dụng kỹ thuật pipeline để nâng cao hiệu Ví dụ tập lệnh RISC Chương Đánh giá kiến trúc tập lệnh CISC RISC 10 3.1 Những điểm khác biệt CISC RISC 10 Câu lệnh 10 Đặc điểm thiết kế 10 Kích thước mã assembly 10 Phần cứng 10 3.2 Ưu điểm khuyết điểm CISC 11 Ưu điểm 11 Khuyết điểm 11 3.3 Ưu điểm khuyết điểm RISC 12 Ưu điểm 12 Khuyết điểm 12 Chương Kết luận 13 4.1 CISC RISC 13 4.2 Tương lai 13 Tài liệu tham khảo 15 Danh mục hình Hình Trang Hình Nhân hai số nhớ Hình Thực thi công việc Hình Thực thi công việc theo kỹ thuật pipeline Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC RISC Chương Kiến trúc tập lệnh CISC 1.1 Khái niệm Complex Instruction Set Computing (CISC) - máy tính với tập lệnh phức tạp phương pháp thiết kế vi xử lý với lệnh thực thi nhiều phép tính cấp thấp có khả xử lý nhiều bước định vị địa CISC sử dụng xử lý System/360, z/Architecture, CISC sử dụng xử lý điều khiển Motorola 6800, Intel 8080… 1.2 Lịch sử hình thành phát triển CISC giới thiệu vào đầu năm 1960, thời điểm này, việc sản xuất phần cứng dễ nhiều so với sản xuất phần mềm, ưu tiên tập trung vào phát triển phần cứng Trước kiến trúc RISC (được trình bày chương kế) đời, nhiều nhà phát triển cố gắng thiết kế tập lệnh hỗ trợ trực tiếp ngôn ngữ bậc cao, cho phép gọi hàm, điều khiển lặp, đánh dấu địa phức tạp, truy xuất trực tiếp cấu trúc liệu mảng, tất tổ hợp tập lệnh Do mật độ thông tin mã lệnh cao Trong thời gian này, nhớ bị giới hạn kích thước chi phí byte nhớ đắt Hơn nữa, tốc độ CPU cao nhiều so với tốc độ nhớ, người ta mong muốn có xử lý với kiến trúc tập lệnh tận dụng tối đa thời gian chờ CPU, nghĩa giới hạn sử dụng nhớ nhiều tốt Do đó, việc tăng lượng thông tin mã lệnh giảm truy xuất gánh nặng lên nhớ Tuy nhiên việc phát triển tập lệnh có thông lượng lớn, giá rẻ cho phép ngôn ngữ bậc cao xử lý tập lệnh lúc hiệu Chi tiết cụ thể lần lược trình bày phần kế báo cáo 1.3 Các tính chất chung kiến trúc CISC Nguyên lý thiết kế CISC thiết kế dựa ba nguyên lý: sử dụng Microcode, xây dựng mã lệnh tích hợp xây dựng tập lệnh bậc cao - - Microcode: Trong lập trình hệ thống microcode, tập lệnh tương ứng với ngôn ngữ máy khác Vì tập lệnh ngôn ngữ máy nạp vào xử lý, thực thi lệnh tương ứng tích hợp vào nhớ trước Xây dựng mã lệnh tích hợp: Bằng cách sử dụng microcode, nhà thiết kế tích hợp nhiều chức cho lệnh Do đó, chương trình có khả Trang Kiến trúc máy tính nâng cao - Kiến trúc tập lệnh CISC RISC giảm số lệnh thực thi chương trình, đồng thời làm giảm truy xuất đến nhớ chính, chậm giới hạn thời điểm CISC đời Xây dựng tập lệnh cấp cao: triết lý cho phép nhà thiết kế xây dựng tập lệnh tương ứng với ngôn ngữ bậc cao Vì trình biên dịch tối giản hơn, câu lệnh rút ngắn Đặc trưng - - - CISC có số lượng lớn mã lệnh, thông thường từ khoảng 100 – 250 Giảm thiểu ranh giới tập lệnh vi điều khiển ngôn ngữ cấp cao Một số mã lệnh thực số chức chuyên biệt sử dụng Số lệnh để thực chương trình Khả thâm nhập nhớ dễ dàng Mất nhiều thời gian xây dựng xử lý Thời gian thực lệnh lâu nên rủi ro nhiều Có thể thay đổi chiều dài mã lệnh Đây đặc điểm làm cho chíp CISC phức tạp, điều làm cho thực tế hệ thống nhúng Đơn giản hóa trình biên dịch Chương trình dịch nhỏ nhanh Việc thực song song hóa phức tạp, lệnh thường có độ dài thời gian thực thi khác nhau, nên kỹ thuật tối ưu pipeline (trình bày chương kế) khó thực kiến trúc CISC Tiêu thụ nhiều lượng Các vi xử lý khác có tập lệnh khác nhau, hữu dụng vô dụng với nhu cầu người dùng Ví dụ lệnh TBLS dòng chíp 68300 Motorola TBLS lệnh tra bảng nội suy (table look up and interpolate instruction) Hầu hết nhà lập trình chẳng dùng vô giá họ cần đến Một vài ví dụ vi xử lý có kiến trúc CISC : System/360, PDP-11, VAX, 68000, x86 Ví dụ tập lệnh CISC Ta xét ví dụ nhân số trong nhớ để thấy cách tiếp cận CISC Hình bên biểu đồ mô chế lưu trữ tổng quát máy tính Bộ nhớ chia làm ô nhớ đánh dấu dòng 1- 6, cột 1- Đơn vị thực thi chịu trách nhiệm truyền tất tính toán Tuy nhiên, đơn vị thực thi vận hành liệu nạp vào ghi (A, B,C, D, E F) Vấn đề đặt Trang Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC RISC muốn tìm kết của phép tính số - Số thứ lưu ô nhớ 2:3, số lại lưu ô nhớ 5:2 – lưu kết trả ô nhớ 2:3 Hình Nhân hai số nhớ Trong ví dụ công việc lệnh MULT Lệnh thực thi - Nạp giá trị từ nhớ vào ghi khác Nhân giá trị Nhân giá trị Lưu kết vào ghi Tất tác vụ thực với lệnh: MULT 2:3, 5:2 Lệnh MULT biết lệnh phức tạp Nó hoạt động trực tiếp nhớ không yêu cầu lập trình viên gọi hàm nạp lưu giá trị Lệnh giống lệnh ngôn ngữ cấp cao Giả sử a giá trị 2:3 b giá trị 5:2, lệnh xác định lệnh ngôn ngữ C “a = a * b” Ưu điểm lớn cách tiếp cận trình biên dịch làm việc chuyển từ ngôn ngữ cấp cao sang Assembly Bởi chiều dài code ngắn nên tốn RAM Trang Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC RISC để lưu trữ lệnh Điều đặt nặng vai trò việc xây dựng lệnh trực tiếp đến phần cứng Trang Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC RISC Chương Kiến trúc tập lệnh RISC 2.1 Khái niệm Reduced instruction set computing (RISC) phương pháp thiết kế vi xử lý theo hướng đơn giản hóa kiến trúc tập lệnh giảm số chu thi lệnh, từ nâng cao hiệu vi xử lí [1] Một số kiến trúc tập lệnh RISC phổ biến bao gồm ARM, MISP, Motorola 88000, PowerPC, … Trong số đó, kiến trúc ARM dùng nhiều máy tỉnh bảng điện thoại thông minh ngày 2.2 Lịch sử hình thành phát triển Lịch sử hình thành Vào năm 1964, siêu máy tính CDC 6600 thiết kế Seymour Cray sử dụng kiến trúc load/store với hai cách đánh địa nhớ 74 mã lệnh, thời gian thực lệnh nhanh 10 lần so với việc truy xuất nhớ thông thường CDC 6600 biết đến máy tính có vi xử lí RISC Các dự án RISC sau thực IBM, Stanford UC-Berkeley vào cuối năm 1970 đến năm 1980, cụ thể IBM 801, Stanford MIPS Barkeley RISC Dự án IBM 801 bắt đầu vào năm 1975 hoàn thành vào năm 1980, cho đời chip vi xử lý ROMP sử dụng máy tính IBM RT-PC vào năm 1986 Tuy nhiên, thiết kế RISC nhiều người biết đến đến xuất phát từ chương trình nghiên cứu trường đại học, điển hình Berkeley RISC đại học California MIPS đại học Stanford Dự án Berkeley RISC bắt đầu vào năm 1980 David Patterson Carlo H Sequin, với khả nâng cao hiệu suất vi xử lí kỹ thuật đường ống (pipeline) cửa sổ ghi (register window) Dự án cho đời vi xử lí RISC-I vào năm 1982, với 44 420 transistor với tập lệnh có 32 lệnh RISC-II đời vào năm 1983, với 40 760 transistor, tập lệnh gồm 39 lệnh nhanh gấp lần Cũng thời gian đó, dự án MIPS thực Join L Hennessy đại học Stanford năm 1981, tập trung chủ yếu vào kỹ thuật đường ống để tối ưu vi xử lí Hệ thống hoàn chỉnh hoàn thành vào năm 1983, thực thi chương trình đơn giản vào năm 1984 Trang Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC RISC Quá trình phát triển Dự án 801 IBM ứng dụng máy tính RT-PC với chip ROMP dù sau không thành công mặt thương mại tạo tiền đề cho kiến trúc tập lệnh IBM Power, sử dụng chip PowerPC sau Đây họ vi xử lí sử dụng phổ biến xe Các máy tính Apple sử dụng họ vi xử lí năm 2006 Dù không thương mại hóa, kiến trúc RISC-II nhiều công ty áp dụng vào thời điểm đó, điển hình Sun Microsystem với vi xử lí SPARC Hầu hết chip RISC ngày thiết kế dựa kiến trúc RISC-II Berkeley Năm 2010, dự án kiến trúc tập lệnh mã nguồn mở RISC-V bắt đầu tiếp tục phát triển Dự án MIPS đại học Stanford sau tiếp nối với tên MIP-X thương mại hóa với vi xử lí R2000 vào năm 1985, R3000 vào năm 1986, sử dụng máy chơi game Nintendo 64 Console PlayStation Ngày này, dù không sử dụng mảng PC Server (vốn thống trị tảng x86 Intel) vi xử lí RISC sử dụng phổ biến đời sống, điển hình hệ thống nhúng công suất thấp tìm thấy xe hơi, điện thoại di động, thiết bị điện tử dân dụng… 2.3 Các tính chất chung kiến trúc RISC Các tập lệnh thiết kế theo kiến trúc RISC đa dạng, ứng dụng vào nhiều lĩnh vực khác Theo thời gian, số lượng lệnh, tính chất tập lệnh thay đổi nhiều để đáp ứng nhu cầu ngày cao ứng dụng Tuy nhiên, nhìn chung, ví xử lí dựa kiến trúc RISC có chung đặc điểm sau đây: Tập lệnh với số lượng lệnh ít, bao gồm lệnh đơn giản, đa số lệnh thực chu kỳ Mục tiêu kiến trúc RISC tăng hiệu xử lí CPU thông qua việc đơn giản hóa kiến trúc tập lệnh Tập lệnh thiết kế bao gồm lệnh đơn giản, thường sử dụng đa số thực thi chu kỳ xử lí Kiến trúc Load-and-store Trong tập lệnh thiết kế theo kiến trúc RISC, có hai lệnh LOAD STORE thao tác trực tiếp lên nhớ, tất lệnh khác thao tác ghi Các lệnh thông thường thực thi nhanh hơn, số lệnh thao tác vùng nhớ cần nhiều chu kì xử lí Trang Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC RISC Sử dụng số cách đánh địa đơn giản RISC sử dụng số cách đánh địa đơn giản, với tập lệnh đơn giản hóa lệnh thực thi chu kì điều kiện cần thiết để thực chế pipeline, từ nâng cao hiệu vi xử lý Các lệnh có định dạng độ dài cố định Tập lệnh thiết kế theo kiến trúc RISC có độ dài (thông thường 32 bit), nhiên có số trường hợp ngoại lệ, điển hình vi xử lí ROMP sử dụng IBM PCRT có tập lệnh với hai kích thước 32 16 bit Điều đảm bảo cho lệnh dịch (decode) nhanh chóng đơn giản hơn, vị trí mã lệnh (opcode) độ dài lệnh Việc lệnh có độ dài giúp cho chế pipeline thực dễ dàng thông qua việc xác định lệnh mà không cần phải dịch hoàn chỉnh lệnh Sử dụng nhiều ghi Việc sử dụng nhiều ghi để lưu biến kết tạm trình tính toán giảm thao tác đọc/ghi vào nhớ (vốn chậm so với ghi) Đây ưu kiến trúc RISC, với tập lệnh đơn giản đồng nghĩa với việc phần cứng vi xử lí thực dễ dàng có nhiều không gian cho ghi Sử dụng kỹ thuật pipeline để nâng cao hiệu Với đặc điểm trình bày phần trước, cụ thể tập lệnh đơn giản, lệnh thực chu kỳ có định dạng, vi xử lí thiết kế theo kiến trúc RISC áp dụng kỹ thuật pipeline dễ dàng nhiều so với kiến trúc CISC, từ nâng cao hiệu vi xử lý Đây xem đặc điểm vi xử lý RISC Để hiểu các vi xử lí thực theo kỹ thuật pipeline, ta xét ví dụ bên dưới: Giả sử công việc giặt ủi bao gồm công đoạn sau: - Giặt: 30 phút Sấy khô: 40 phút Ủi: 20 phút Nếu ta có túi quần áo đánh ký hiệu A, B, C, D Theo cách tiếp cận thông thường, túi quần áo giặt qua công đoạn cách hoàn thành (Hình 2) Trang Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC RISC Hình Thực thi công việc Khi đó, để giặt xong tất túi đồ, ta phải tới tiếng Tuy nhiên, áp dụng cách tiếp cận theo kỹ thuật pipeline, cụ thể sau: - Khi giặt xong túi A chuyển sang giai đoạn sấy khô, ta đồng thời giặt túi đồ B Khi túi đồ A sấy xong chuyển sang giai đoạn ủi, ta tiếp tục thực sấy túi đồ B Quá trình thực tương tự cho túi đồ C D (hình 3) Hình Thực thi công việc theo kỹ thuật pipeline Với việc áp dụng kỹ thuật pipeline, trình giặt túi đồ kết thúc vòng tiếng, tiết kiệm nhiều thời gian so với cách tiếp cận thông thường Có thể thấy rằng, túi đồ A thực giai đoạn sấy, túi đồ sau (túi đồ B) dù giặt xong trước (chỉ 30 phút) phải đợi 10 phút để vào giai đoạn Quá trình xảy tương tự cho túi đồ lại, hay nói cách khác, thời gian thực công việc theo kỹ thuật pipelines phải phụ thuộc vào bước thực có độ dài lớn Với việc lệnh đơn giản hóa đa số thực thi Trang Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC RISC chu kỳ, việc thực pipeline với kiến trúc tập lệnh RISC dẽ dàng hiệu nhiều so với kiến trúc tập lệnh CISC Quá trình thực thi pipeline RISC thực tương tự ví dụ trên, cụ thể, lệnh RISC thực thi qua bước: - Bước 1: Lấy lệnh từ nhớ (Instrution fetch) Bước 2:Đọc ghi giải mã lệnh(Decode) Bước 3:Thực lệnh tính toán địa (Excute, address calculate) Bước 4:Truy cập đến toán hạng nhớ (Memory access) Bước 5:Ghi kết trở lại vào ghi (Write back) Ví dụ tập lệnh RISC Ta xem lại ví dụ nhân hai số nêu chương với cách tiếp cận RISC: Với hướng tiếp cận đơn giản hóa tập lệnh, lệnh MULT theo cách tiếp cận chương kiến trúc tập lệnh CISC chia thành lệnh đơn giản hơn, cụ thể sau: LOAD A, 2:3 LOAD B, 5:2 PROD A, B STORE 2:3, A Trong đó: - Lệnh LOAD: lấy liệu từ nhớ lưu vào ghi Lệnh PROD: tính phép nhân hai số lưu hai ghi Lệnh STORE: lấy liệu từ ghi lưu vào nhớ Nhìn qua cách tiếp cận RISC hiệu hơn, phải thực thực nhiều lệnh (4 so với RISC), đồng nghĩa với việc phải cần nhiều nhớ để lưu lệnh thực thi Tuy nhiên, lệnh thực thi chu kì xử lí, nên đoạn chương trình thời gian xử lí tương đương với CISC Ngoài ra, lệnh có chu kỳ nên việc áp dụng kỹ thuật pipeline (như phân tích dễ dàng nhiều) Trang Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC RISC Chương Đánh giá kiến trúc tập lệnh CISC RISC Từ nội dụng trình bày hai chương trước, chương tóm tắt lại điểm khác biệt hai kiến trúc tập lệnh, trình bày ưu, khuyết điểm hai 3.1 Những điểm khác biệt CISC RISC Câu lệnh Đây khác biệt hai kiến trúc tập lệnh Trong RISC đơn giản hóa kiến trúc tập lệnh giảm thời gian thực thi lệnh CISC tập trung vào câu lệnh phức tạp, gần với chương trình cấp cao Đặc điểm thiết kế Với việc có câu lệnh phức tạp gần với ngôn ngữ cấp cao (ví dụ hai chương trước), chương trình dịch thường không cần phải tốn nhiều công sức để dịch ngôn ngữ cấp cao sang mã assembly với kiến trúc CISC, bù lại, việc thiết kế phần cứng bên khó khăn nhiều Kích thước mã assembly Như trình bày chương trước, RISC sinh nhiều câu lệnh (do câu lệnh đơn giản), đồng nghĩa với việc mã assembly có kích thước lớn cần nhiều nhớ để lưu trữ so với CISC Phần cứng Từ đặc trưng cách tiếp cận, CISC cần nhiều transitor để lưu câu lệnh phức tạp, RISC cần nhiều ghi để lưu thực thao tác tính toán Tiêu chí CISC RISC Đặc điểm thiết kế Phần cứng phức tạp Phần mềm (compiler) phức tạp Kích thước mã assembly Nhỏ Lớn Câu lệnh (instruction) Thực thi nhiều chu kỳ, tập lệnh phức tạp Đa số thực thi chu kỳ, tập lệnh đơn giản Phần cứng Cần nhiều transistor để lưu lệnh phức tập Có nhiều ghi Bảng Tóm tắt điểm khác biệt giữ CISC RISC Trang 10 Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC RISC Những khác biệt hai kiến trúc tóm tắt bảng 3.2 Ưu điểm khuyết điểm CISC Ưu điểm Ưu điểm bật CISC giảm việc sử dụng cache nhớ Vì tốt cho ứng dụng đòi hỏi nhiều việc truy xuất nhớ hiệu suất cao Khi hầu hết trở ngại (nút cổ chai) lớn hệ thống dung lượng tốc độ nhớ gây ra, việc sử dụng xử lý CISC giúp hệ thống đạt hiệu suất cao hơn, giảm số lần truy xuất nhớ dung lượng nhớ Với nhớ cache, vi xử lý CISC mô tả nhiều thông tin RISC Ví dụ, để thực R1 = R2 + R3 + R4 + R5 + R6 đẩy kết vào stack, mã RISC viết sau: ADD R1, R2, R3 (4-byte) ADD R1, R4, R5 (4-byte) ADD R1, R6, R0 (4-byte, R0 = 0) PUSH R1 (4 byte) Các lệnh RISC đòi hỏi phải có 16 byte nhớ Đối với CISC, mã hoá với kiểu khác nhau, thông tin biểu diễn sau: ADD R1, R2, R3 (4-byte) ADD R1, R4, R5 (4-byte) ADD R1, R6 (2-byte) PUSH R1 (1-byte) CISC 12 bytes nhớ Việc sử dụng nhớ cải thiện cho phép vi xử lý thực nhiều lệnh làm giảm chu kỳ nhàn rỗi (idle cycles) Khuyết điểm Các khuyết điểm CISC chủ yếu đến từ việc tập lệnh phức tạp, kéo theo khó khăn trình thiết kế phần cứng bên dưới, khó khăn thực kỹ thuật pipeline Trang 11 Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC RISC 3.3 Ưu điểm khuyết điểm RISC Ưu điểm Với tập lệnh đơn giản, thiết kế phần cứng cho vi xử lí RISC đơn giản dễ tối ưu nhiều, từ giảm chi phí trình thiết kế Ngoài ra, lệnh định dạng chu kỳ giúp cho việc thực kỹ thuật pipine vi xử lý RISC đơn giản hơn, từ nâng cao hiệu Khuyết điểm RISC tốn nhiều nhớ để lưu câu lệnh so với CISC số lượng câu lệnh dịch từ ngôn ngữ cấp cao nhiều (vì tập lệnh đơn giản hơn) Tương tự, chương trình dịch viết vi xử lí RISC phức tạp Trang 12 Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC RISC Chương Kết luận Các chương trước trình bày đầy đủ thông tin hai kiến trúc tập lệnh RISC CISC, so sánh khác biệt, ưu, khuyết điểm kiến trúc tập lệnh Trong chương cuối báo cáo này, nhóm trình bày sơ lược ứng dụng thời điểm hai kiến trúc tập lệnh, xu hướng các công nghệ liên quan tương lai 4.1 CISC RISC Ở thời điểm tại, với bùng nổ thiết bị cầm tay nhỏ gọn, vi xử lý theo kiến trúc RISC xuất nhiều máy tính bảng, điện thoại thông minh (kiến trúc ARM), xe (PowerPC), thiết bị điện tử gia dụng (MIPS)…Kiến trúc RISC mang lại sức mạnh cho vi xử lí dù bị giới hạn kích thước điện tiêu thụ nên gần thống lĩnh thị trường Tuy nhiên, thị trường PC Server, tảng x86 Intel (được thiết kế theo kiến trúc CISC) gần thống lĩnh tuyệt đối Từ góc nhìn khoa học, thấy rằng, kiến trúc RISC đời sau có nhiều ưu điểm bật so với CISC Tập lệnh đơn giản, phần cứng dễ thiết kế, dễ dàng thực pipeline kỹ thuật song song hóa (vốn khó thực nhiều kiến trúc CISC) Tuy nhiên, việc so sánh hai tảng xưa chưa kết luận người thắng cuộc, bất chấp ưu điểm kiến trúc RISC Một nguyên nhân vấn đề tương thích phần mềm Trong lịch sử phát triển, vi xử lý RISC tới 10 năm để thương mại hóa Các tảng phổ biến thời (window 3.1 window 95) thiết kế cho vi xử lý CISC Không có lợi nhuận lớn mặt thương mại, vi xử lí RISC dần hụt trình nâng cấp phát triển Intel với vị (và lợi nhuận) khổng lồ đầu tư nhiều cho trình phát triển vi xử lý, bao gồm việc tận dụng ưu kiến trúc RISC vào sản phẩm (trong phạm vi báo cáo này, không trình bày chi tiết) 4.2 Tương lai Ngày với phát triển mạnh mẽ công nghệ, khuyết điểm hai kiến trúc dần khắc phục Một vi xử lý CISC thực nhiều lệnh chu kỳ máy, giúp cho việc thực pipeline dễ dàng Mặc khác vi xử lí chứa nhiều transitor, giúp cho RISC có đủ không gian lưu trữ để thực lệnh phức tạp CISC Trang 13 Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC RISC Ngoài ra, nhà phát triển dần tìm cách khác để đưa ưu điểm kiến trúc RISC vào CISC (cũng ngược lại) Tóm lại, với phát triển công nghệ tại, phân biệt RISC CISC không thật rõ ràng Cả hai đóng góp nhiều trình phát triển vi xử lý nói riêng công nghệ nói chung Trang 14 Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC RISC Tài liệu tham khảo [1] "Reducted instruction set computing - Wikipedia", https://en.wikipedia.org/wiki/Reduced_instruction_set_computing#cite_note-7 [Accessed 2015] [2] "Intel x86 Processors – CISC or RISC? Or both??", http://sunnyeves.blogspot.com/2009/07/intel-x86-processors-cisc-or-risc-or.html [3] "Complex instruction set computing", https://en.wikipedia.org/wiki/Complex_instruction_set_computing [4] "Risc vs Cisc", http://cs.stanford.edu/people/eroberts/courses/soco/projects/risc/risccisc/ [5] "Why would anyone want CISC?", http://cs.stackexchange.com/questions/269/whywould-anyone-want-cisc Trang 15 [...]... thuộc vào bước thực hiện có độ dài lớn nhất Với việc các lệnh đều được đơn giản hóa và đa số thực thi trong Trang 8 Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC và RISC một chu kỳ, việc hiện thực pipeline với kiến trúc tập lệnh RISC sẽ dẽ dàng và hiệu quả hơn nhiều so với kiến trúc tập lệnh CISC Quá trình thực thi pipeline của RISC cũng được thực hiện tương tự như ví dụ trên, cụ thể, mỗi lệnh RISC. .. nhớ để lưu các câu lệnh hơn so với CISC do số lượng câu lệnh dịch ra từ các ngôn ngữ cấp cao hơn sẽ nhiều hơn (vì tập lệnh đơn giản hơn) Tương tự, các chương trình dịch viết trên vi xử lí RISC cũng sẽ phức tạp hơn Trang 12 Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC và RISC Chương 4 Kết luận Các chương trước đã trình bày đầy đủ các thông tin về hai kiến trúc tập lệnh RISC và CISC, cũng như so... CISC và RISC Chương 3 Đánh giá kiến trúc tập lệnh CISC và RISC Từ những nội dụng đã trình bày ở hai chương trước, chương này tóm tắt lại những điểm khác biệt chính của hai kiến trúc tập lệnh, cũng như trình bày những ưu, khuyết điểm của cả hai 3.1 Những điểm khác biệt giữa CISC và RISC Câu lệnh Đây là khác biệt cơ bản nhất giữa hai kiến trúc tập lệnh Trong khi RISC đơn giản hóa kiến trúc tập lệnh và. . .Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC và RISC Sử dụng một số cách đánh địa chỉ đơn giản RISC chỉ sử dụng một số cách đánh địa chỉ đơn giản, cùng với tập lệnh đơn giản hóa và mỗi lệnh được thực thi trong một chu kì là điều kiện cần thiết để thực hiện cơ chế pipeline, từ đó nâng cao hiệu năng của bộ vi xử lý Các lệnh có cùng định dạng và độ dài cố định Tập lệnh thiết kế theo kiến trúc RISC. .. Lớn Câu lệnh (instruction) Thực thi trong nhiều chu kỳ, tập lệnh phức tạp Đa số thực thi trong một chu kỳ, tập lệnh đơn giản Phần cứng Cần nhiều transistor để lưu các lệnh phức tập Có nhiều thanh ghi Bảng 1 Tóm tắt những điểm khác biệt giữ CISC và RISC Trang 10 Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC và RISC Những khác biệt giữa hai kiến trúc được tóm tắt như bảng 1 3.2 Ưu điểm và khuyết... nhiều transitor, giúp cho RISC có đủ không gian lưu trữ để thực hiện được các lệnh phức tạp như CISC Trang 13 Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC và RISC Ngoài ra, các nhà phát triển cũng dần tìm ra những cách khác nhau để đưa ưu điểm của kiến trúc RISC vào CISC (cũng như ngược lại) Tóm lại, với sự phát triển của công nghệ hiện tại, sự phân biệt giữa RISC và CISC không còn thật sự rõ... nói riêng và nền công nghệ nói chung Trang 14 Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC và RISC Tài liệu tham khảo [1] "Reducted instruction set computing - Wikipedia", https://en.wikipedia.org/wiki/Reduced_instruction_set_computing#cite_note-7 [Accessed 2015] [2] "Intel x86 Processors – CISC or RISC? Or both??", http://sunnyeves.blogspot.com/2009/07/intel-x86-processors -cisc- or -risc- or.html... cao Kiến trúc tập lệnh CISC và RISC 3.3 Ưu điểm và khuyết điểm của RISC Ưu điểm Với tập lệnh đơn giản, thiết kế phần cứng cho các vi xử lí RISC sẽ đơn giản và dễ tối ưu hơn rất nhiều, từ đó giảm chi phí trong quá trình thiết kế Ngoài ra, các lệnh cùng định dạng và chu kỳ cũng giúp cho việc thực hiện kỹ thuật pipine trên vi xử lý RISC đơn giản hơn, từ đó nâng cao hiệu năng Khuyết điểm RISC tốn nhiều... khuyết điểm của từng kiến trúc tập lệnh Trong chương cuối cùng của báo cáo này, nhóm sẽ trình bày sơ lược ứng dụng tại thời điểm hiện tại của hai kiến trúc tập lệnh, cũng như xu hướng của các các công nghệ liên quan trong tương lai 4.1 CISC và RISC ở hiện tại Ở thời điểm hiện tại, với sự bùng nổ của các thiết bị cầm tay nhỏ gọn, vi xử lý theo kiến trúc RISC xuất hiện rất nhiều trong máy tính bảng, điện... của kiến trúc tập lệnh CISC sẽ được chia thành các lệnh đơn giản hơn, cụ thể như sau: LOAD A, 2:3 LOAD B, 5:2 PROD A, B STORE 2:3, A Trong đó: - Lệnh LOAD: lấy dữ liệu từ bộ nhớ và lưu vào thanh ghi Lệnh PROD: tính phép nhân giữa hai số được lưu trong hai thanh ghi Lệnh STORE: lấy dữ liệu từ thanh ghi và lưu vào bộ nhớ Nhìn qua cách tiếp cận của RISC có vẻ kém hiệu quả hơn, do phải thực thực nhiều lệnh ... Trang Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC RISC để lưu trữ lệnh Điều đặt nặng vai trò việc xây dựng lệnh trực tiếp đến phần cứng Trang Kiến trúc máy tính nâng cao Kiến trúc tập lệnh. .. Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC RISC chu kỳ, việc thực pipeline với kiến trúc tập lệnh RISC dẽ dàng hiệu nhiều so với kiến trúc tập lệnh CISC Quá trình thực thi pipeline RISC. .. pipeline Kiến trúc máy tính nâng cao Kiến trúc tập lệnh CISC RISC Chương Kiến trúc tập lệnh CISC 1.1 Khái niệm Complex Instruction Set Computing (CISC) - máy tính với tập lệnh phức tạp phương