Thực hiện chuẩn uart trên fpga

Ứng dụng công, nghệ mới vào trong thiết kế chế tạo các thiết bị điện tử lập trình là một bước cần thiết cho tương lai với một nước đang phát triển như Việt Nam.. Giao tiếp truyền thông

BO GIAO DUC VA DAO TAO TRUONG DAI HOC SU’ PHAM KY THUAT

THÀNH PHÓ HÒ CHÍ MINH

HGMUIIE

ĐỎ ÁN TÓT NGHIỆP NGÀNH ĐIỆN TU’ - TRUYEN THONG

THU'C HIEN CHUAN UART TREN FPGA

GVHD: THS.LE MINH THANH SVTH: PHAN MINH HẢI

SKLOO3 7

TP Hồ Chí Minh, tháng 7/2014

AN: dye

TRUONG DAI HOC SU PHAM KY THUAT TP HO CHi MINH

KHOA ĐIỆN - ĐIỆN TỬ

BỘ MÔN ĐIỆN TỬ-CÔNG NGHIỆP

-TÓT NGHIỆP

NGÀNH ĐIỆN TỬ TRUYÊN THÔNG

DE TAL

THUC HIEN CHUAN UART TREN FPGA

GVHD : ThS.LE MINH THANH SVTH_ : PHAN MINH HAI

PHAN I

GIOI THIEU

TRUONG DH.SU'PHAMKYTHUAT CONG HOA XA HOI CHU NGHIA VIET NAM

TP HO CHi MINH ĐỘC LẬP - TỰ DO - HẠNH PHÚC

KHOA DIEN-DIEN TU 3 ag

'Tp HCM, ngày 11 tháng 7 năm 2014 NHIỆM VỤ ĐÒ ÁN TỐT NGHIỆP

Họ tên sinh viên: (An Mie ar, Mev: 12/422 5-4

War VAN Coe NEVE 4232 4121,

Chuyên ngành: Điện Tử Truyền Thông Mã ngành: 01

I ob TAD Vu Minekuds UAer nh, feen,

It

1V NGÀY HOÀN THÀNH NHIỆM VỤ: 12/07/2014

V HỌ VÀ TÊN CÁN BỘ HƯỚNG DẪN: Ths Lê Minh Thành

CÁN BỘ HƯỚNG DẪN BM ĐIỆN TỬ CÔNG NGHIỆP

a

Ths Lé Minh Thành TS NGUYEN THANH HAI

TRUONG DAI HOC SPKT TPHCM CONG HOA XA HOI CHU NGHIA VIET NAM Khoa ử Độc lập - Tự do - Hạnh phúc

Tp Hỗ Chí Minh, ngày tháng năm 2014

LỊCH TRÌNH THỰC HIỆN DO AN TOT NGHIEP

Ag abs (6 [MU ĐNN về ấy KH: 4>

=> gant bay werd oS,

LE AO" AT | osery phair fete 4s

LỜI MỞ ĐẦU

Trên cơ sở phát triển từ các chíp PLA, hiện nay công nghệ nano đã được đưa vào

để chế tạo các mạch tích hợp lập trình được FPGA và CPLD, nó đã làm cho mạch tích hop logic lên đến hàng chục triệu cổng, tốc độ xung clock lên dén 500 MHz Ứng dụng công, nghệ mới vào trong thiết kế chế tạo các thiết bị điện tử lập trình là một bước cần thiết cho

tương lai với một nước đang phát triển như Việt Nam Việc đưa ra công nghệ mới trong

lĩnh vực

tạo mạch diện tử

áp ứng yêu cầu trên là hoàn toàn cấp thiết mang tính

thực tẻ cao Công nghệ FPGA ( Eield Progrunmble Gate Array ) và CPLD ( Complex

Programmable Logie Device) đã dược các hãng lớn tập trung nghiên cứu và chế tạo, điển

đánh cho ứng dụng của chúng ta, Đặc biết trong lĩnh vực xử lý tín hiệu số, các mạch tích

hộp dụng dc nhận đàng âm thành, hình ảnh, cảm biến „ với tính mềm dẻo cao và giá thành

“Thực hiện chuẩn UART

nó có ý nghĩa đặc biệt quan trong trong lĩnh vực an nis

Xuất phát từ thực tế đòi hỏi nên nhóm em chọn dé

trên FPGA” của hãng Xinlix lảm để tải tốt nghiệp Và nhóm xem đây là một bước đệm

cho quá trình tìm tôi và học hỏi thêm những công nghệ mới về sau này

iv

LOI CAM ON

Nhóm xin gửi đến Thầy Ths.Lé Minh Thành lời cảm ơn sâu sắc, chân thành nhất

vì sự tận tâm, hướng dẫn chu đáo và tạo mọi diều kiện để nhóm hoàn thành tốt luận văn này

Đồng thời chúng em cũng xin cảm ơn các thầy cô trong Khoa Điện - Điện Tử đã

tạo điều kiện, truyền dạt cho nhóm những kiến thức cơ bản nhưng cần thiết dễ chúng em

có diều kiện và đủ kiến thức dễ thực hiện quá trình nghiên cứu

‘Tuy nhiên trong quá trình thực hiện dé (ai nay chắc chắc không thể tránh khỏi

những sai lầm và thiếu sót, kính mong các thấy cõ thông cảm và chỉ bảo thêm

Đồng thời, nhóm cũng xin cám ơn các thành viên trong lớp 12341 đã có những ý

kiến đồng góp, bỏ sung, giúp nhóm hoàn thành tốt dễ tải

Xin trân trong cam on!

Nhóm thực hiện đồ án

Phan Minh Hải

‘Thai Van Tuan

in Dàn ý nghiên cứu

1.6 Tình hình nghiên cứu

CHƯƠNG 2: CÁC CHUAN GIAO TIẾP TRUYEN THONG

2.1 Yêu cầu chung của L chuẩn giao tiếp

2.1.1 Giới thiệu

2.1.2 Giao tiếp dùng dòng điện vòng 20Ma

2.2 Các chuẩn truyền thông

2.2.1 Chuẩn giao tiếp truyền thông SPI

2.2.2 Chuẩn giao tiếp truyền thông I2C

2.3 Chuẩn UART

2.3.1 Giới thiệu chuẩn RS232

2.3.2 Ưu điểm của giao diện truyền thông, nỗ

vi

CHUONG 3: THUC HIEN CHUAN TRUYEN THONG UART

TOC DO MAY TINH TREN KIT

3.1, Giới thiệu kit Spartan 3E và ngôn ngữ VHDL ISE của pl

3.1.1 Các thành phần quan trọng và tính năng kit Spartan 3E

3.1.2 Giới thiệu ngôn ngữ VHDL

3.2 Đặt vấn đề thiết kế

3.2.1 Thông số của UART

3.2.2 Định dạng UART

3.3 Thực hiện UART trên Kit Spartan-3

3.3.1 Quy hoạch phân cứng,

3.3.1.1 Switch và led don

4.1 Khôi xung clock tạo tóc ở

4.2 Khôi UART nhan dit lig

4.3 Khdi FIFO

4-4 Khối phát dữ liệu

4.5 Khoi UART hoan chỉnh

LIET KE HINH

Hinh

Hinh 2.1: Hệ thông dùng dòng điện vòng với bộ phận đóng ngắt là các relay

Hình 2.2: Mô tả một hệ thống dùng dòng điện vòng ghép nói quang

Hình 2.3: Giao diện truyền thông SPI

Hình 2.4: Bus I2C và các thiết bị

Hình 2.5: I Phát 8 bit dữ liệu, không parity, và 1 bit stop

Hinh 3.1 Kit Spartan 3E

Hinh 3.2 Dé gidi hạn khi gửi dữ liệu và đọc dữ liệu nhận về, mỗi bộ phát và bộ

nhận sử dụng một xung clock mà thông thường là 16 lần tốc độ bit

Hình 3.3Giao thức truyền một khung dữ lị

Hình 3.4 Minh họa 4 switch và 8 led dơn „

Hình 3.5 Giao tiếp ký tự trên LCD,

Hinh 3.6 Gian dé thời gian việc giao tiếp với ký tw LCD

Hinh 3.7 Minh họa cổng nói tiếp RS-

Hình 3.6 Khối bộ tạo tốc độ baud UART

Hinh 3.9 Khói nhận dữ liệu m

Hình 3.10 1u độ khôi nhận dữ liệu UART

Hình 3 L1 Khải mệm sơ đồ của một bộ đệm FIEO

Hình 3.12 Bộ đệm cơ bản khái FIFO

Hinh 3.13 Khôi đệm dữ liệu FÍFO

Hình 3.14 Khôi phát dữ liệu —

Hình 3.1SKhỏi UART hoàn chini

Hình 4.1 Khôi tốc độ baud

Hình 4.2 Giản đồ xung kh

Hình 4.3 Mô phỏng khối tốc độ baud trên phần mềm Isim của hãng Xilinx

Hình 4.4 Tài nguyên sử dụng cho khói tóc độ baud

Hình 4.5 Khối nhận dữ liệu UART

Hình 4.6 Giản đồ xung khối nhận dữ liệu UAR

Hình 4.7 Mô phỏng khối nhận dữ liệu UART trên phân

Hình 4.8 Tài nguyên sử dụng trong khối nhận dữ liệu UART

Hình 4.9 Sơ đồ khối bộ đệm dữ li

Hình 4.10 Giản đồ xung của khí ệ F

Hình 4.11 Mô phỏng khối đệm dữ liệu FIEO trên phần r

Hình 4.12 Tài nguyên sử dụng của khối đệm dữ liệu FIFO

Hình 4.13 Khối phát dữ liệu UART

Hình 4.14 Giản đồ xung của khối phát dữ liệu UART soni

Hình 4.15 Mô phỏng khối phát dữ liệu UART trên phân mêm Isim của hãng Xilinx 26

Hình 4.16 Tài nguyên sử dụng của khối phát dữ liệu UART 27 Hình 4.17 Khối UART hoàn thiện nan 28 Hình 4.18 Tài nguyên khối UART sau khi hoàn thiệ 20

Hình 4.19 Kiểm tra việc truyền nhận dữ liệu qua phần mềm Terminal 20

ĐÔ ÁN TÓT NGHIỆP ‘Trang 2

1.1 Đặt vấn đề

Ngày nay với sự phát triển hết sức mạnh mẽ công nghệ, thuật toán ngày càng mới và tối ưu hóa nhằm nâng cao tính hiệu quả của nó Tuy nhiên, công nghệ phát trị cảng cao thì đòi hỏi phần cứng đủ nhanh để xử lý, Vì vậy FPGA đã ra đời như một pháp cung cấp môi trường Lim việc hiệu quả cho các ứng dụng thực tế Tính linh động cao trong các quá trình thiết kế cho phép FPGA giải quyết những bài toán phức tạp mà trước kia chỉ thực hiện nhờ phần mềm máy tính Ngoài ra, nhờ mật độ cổng logic cao, FPQA được ứng dụng cho những bài toán đòi hỏi khối lượng tính toán lớn và dùng trong các hệ thông làm việc theo thời gian thực Những ứng dụng trong thực tế của FPGA rất rộng rãi,

bạo gồm: các hệ thống hàng không, vũ trụ, quốc phòng, Đặc biệt, với khả năng tái lập trình, người sử dụng có thể thay đối lại thiết kế của mình chỉ trong vài giờ

chồng tư kháp mọi đơn vị thu thập thông tin vì

chi thi hoạt động cho các cơ sở May vi tính

các lĩnh vực khoa học kỹ thuật vả cuộc sống

còn người agáy đá dang, Việc đùng máy tinh dé tra:

việc thiết kế phiản cưng, tá có thê thay đối phần mềm một

p thông tin dẫy đủ và kịp thời là điều kiện tiên quyết cho sự

t định trong mọi lĩnh vục Thông tin phải được truyền nhanh

é trung tâm, đẻ từ đây xử lý và phản hồi các

y cảng tiữ một vai trò quan trọng trong

1.3 Đôi tượng nghiên cứu

© Kit Spartan 3E FPGA

© Phan mém lap trinh Xilinx 13.2

« Giao tiếp UART

1.4 Giới hạn đề tài

'Về kiến thức còn hạn chế nên cách viết chưa thật sự tốt lắm

Do hạn chế về thời gian, tài liệu tham khảo và nhiều điều kiện khách quan khác

nhau, nên đề tài chỉ nghiên cứu những nội dung sau:

*⁄_ Thiết lập lưu đồ điều khiển

Lập trình điều khiển trên Kit Spartan-3E

*⁄_ Xây dựng mô hình điều khiển

1.5 Dàn ý nghiên cứu

'Với đề tài lựa chọn, người thực hiện đưa ra dàn ý nghiên cứu gồm 5 chương:

~_ Chương Ì : Dẫn nhập

~ Chương 2: Tổng quan về các chuẩn giao tiếp

~ Chương 3 : Thực hiện chuẩn giao tiếp UART

- Chương 4: Kết quả

CHƯƠNG I:DÃN NHẬP

ĐỎ ÁN TỐT NGHIỆP Trang 3

1.6 Tình hình nghiên cứu

Qua thời gian nghiên cứu lý thuyết về giao tiếp truyền thông UART , nhóm em

nhận thấy cần học hỏi nhiều hơn nữa về phương viết chương trình, cũng như kinh nghiệm

khắc phục sự cố khi chạy chương trình

Voi dé tai tốt nghiệp này là điều kiện tốt nhất sẽ giúp ích rất nhiều trong quá trình học hỏi đó Mục đích nghiên cứu chỉ để làm quen với thực tế, thấy được mối quan hệ giữa

lý thuyết và thực tiễn Giao tiếp truyền thông UART với tốc độ 9600bps điều quan trọng, cần rút ra được sau quá trình thực hiện là cách thức và trình tự giải quyết một vấn đề được

đt mì trước bằng phương pháp lập trình và thấy được khả năng ứng dụng của PLD

CHƯƠNG 1:DAN NHAP

ĐÔ ÁN TÓT NGHIỆP

Chương 2

CÁC CHUAN GIAO TIEP

TRUYEN THONG

Band SSEN ANS bà ~Í 7.1.1 2 Kế

truyền thông sẽ trở nên hỗn loạn một khi có rất nhiều

CÓ 0) Của nhiềhãng sản xuất khác nhau được phép kết nổi vào hệ thống thông tin quốcgia Thấy trước điều đó, Hiệp Hội Kỹ Nghệ Điện Từ (EIA) đã cho ra đời các chuẩn

giao huân hóa việc kết nối các thiết bị nói trên Khi máy tính (DTE) và các thiết bị

truyền dữ liệu (ĐC) khác được đặt trong cùng một tòa nhà, chúng có thể được nối với

nhau một cách kinh tế bằng những dây truyền hoặc những mạch giao tiếp nối tiếp hoạt

động ở băng tần cơ bản (dải nền), Tì ì

p lên đường dây, ta phải dùng mạch kích phát và

ác mức diện áp hoặc dòng điện lớn hơn tiêu chuẩn

chuẩn giao tiếp của EIA thỏa mãn các giao

lý của đường truyền, các đặc tính

L nôi và các chân ra,

3.2.2 Giao tiếp dùng dòng điện vong 20 mA

Done didn vòng đầu tiên được dùng đề truyền tín hiệu nhị phân bất đồng bộ giữa mấy tính và thict bi Trong cách truyền này, mức 1 được biểu thị bởi dòng điện vòng 20

mÀ và mức Ú bài dong điện O mA, Nhu vay thong tin được truyền di chính là sự tắt mở

của đồngdiện

im một nguồn dòng tạo ra đông điện không đổi 20 mA, ) được đặt ở máy phát và bộ phận đò ra dòng diện này (current detect) & may thu, Khih không có tín higu dé ruyén, ngudi ta gidm sit sur Tiên tục của hệ thống dựa vào sự h 2 20 mA nay Day chinh là lý do tại

ác hệ thống sau này người ta đưa bit 1 lén đường truyền khi hệ thống nghỉ

hở ,ta được bịt 0 trên đường RxD

Hình 2.1 Là một hệ thống đàng dòng điện vàng với bộ phận đóng ngất là các relay

is en ữu hiệu của hệ thống dùng dòng điện vòng là phải có

` Be nee Pea Vole và mạch thu Ngoài ra để bảo đảm giá trị

mpi sy cde: "ile biánh hưởng boi đường dây trờ kháng ra của máy phát phải

của nguồn đồng tế quàng dây, Ngày nay, ghép nội quang thường được sử

a ae Ba eee tiện cach ly rất tốt Sự tất mở của dòng điện được biến

than sự tắt mở ola chim tia sing duge dé ra bai transistor quang

pO AN TOT NGHIEP Trang 6

ar

He, ver,

Pair

Ở phần phát, giả sử dữ liệu đến từ ngã TxD của UART là bit 1, các transistor dẫn, động điện 20mA chạy quá phần thú làm led phát sáng, transistor phép quang dẫn đưa ngã

ä lên cao(sau khi quá cổng đáo), tín hiệu này dược truyền đến UART trên đường RxD

ú phát là bịt 0 trên đường TxD, do không có dòng điện chạy qua, led không phát

xắng, transistor ghép quang ngưng ta được bịt 0 trên dường RxD.Hệ thống dùng dòng điện vòng chỉ sử dụng cho khoảng cách nhỏ hơn 500m, Dé truy én khoang cách xa hơnS00m, người ta dùng modem mà chúng ta sẽ bản đến trong một chương khác

2.2.Các ch

ân truyền thông

Để kiểm trà các chuẩn giao tiếp truyền thông bao gbm các thiết

tơn, các led 7 đoạn, lcd và một cổng nồi tiếp bất

một môi trường chuẩn của các bộ vi diều khiển

cúng như: công tắc gái, nút nhân, các Ì

số cúc dây dẫn được yêu câu đền giao tiếp truyền thông giữa các module đang hoạt động,

Các chuẩn giao tiếp truyền ô biết được sử dụng trong các bộ vi điều khiển:

« UART

« RC

« SPI

2.2.1 Chuẩn giao tiếp truyền thông SPI

Là một chuẩn truyền thông nối tiếp tốc độ cao do hang Motorola de xuất Đây là

kiểu truyền thông Master - Slave, trong đó có 1 chịp Master diều phối quá trình truyền thông và các chip Slaves được điều khi bởi Master vì the truyền thông chỉ xây,

Ta giữa Master va Slave SPI la một cách truyén song công nghĩa là tại ting mét thời điểm

qua

trình truyền và nhận có thể xây ra đồng thời TT ong “sortie giao tiếp trong chuẩn này đó là SCK (Serial SPI đôi khi được gọi là chuẩn truyền thông ay dé Ia ial Clock), MISO (Master ¡ “4

Input), MOST (Master Ouput Slave Input) và SS

pO AN TOT NGHIỆP Trang 7

Bite wit

2.2.2 Chuẩn giao tiếp truyền thông I2C (Inter Intergrated Circuit)

“Trong các hệ thông điện từ hiện đại ngày nay, rất nhiều ICs hay thiết bị ngoại vỉ cần phải giao tiệp với các ICs hay thiết bị khác hay giao tiếp với thế giới bên ngoài Với

mục tiêu đạt được hiệu quả cho phần cứng tốt nhất với mạch điện đơn giản, Phillips đã

phát triển một chuẩn giao tiếp nối tiếp 2 dây dược gọi là 12C I2C mặc dù được phát triển

bởi Phillips, nhưng nó đã được rất nhiều nha sản xuất IC trên thể giới sử dụng I2C trở

thành một chuẩn công nghiệp cho các giao tiếp điều khiển, có thể kể ra đây một vài tên

tuôi ngoài Phillips như: Texas Intrument (TT), Maxim Dallas, National Semicoductor Bus

i dụng làm bus giao tiếp ngoại vì cho rất nhiều loại IC khác nhaunhư các loại

Vĩ diễu khiến 8051, PIC, AVR, ARM, :

transmitter (UART) la giti dữ liệu song song

được phát triển bởi the Eleetronie Industry

lon (EIA/TIA), là chuẩn truyền thông phổ biến nhất, thường được vi EIA/TIA-232-E Chuẩn này chỉ

Š cập dến việc truyền dữ liệu nói a mot host (DTE-Data Terminal Equipment) va

mot ngoai vi (DCE-Data Circuit-Terminating Equipment)

Universal asynchronous

qua một đường nổi tiếp, C

Association and the Telecomn

Tại ngõ vào của một bộ thu, mức cao được định nghĩa là từ +3 dén +15 V (gọi là

space), và mức thấp được định nghĩa là từ -3 đến -15 V (goi là mark)

UART gồm một bộ phát và một bộ nhận, bộ phát là một thanh ghỉ địch đặc biệt đưa

dữ liệu song song và sau đó dịch từng bit tại một tốc độ xác định Mặt khác, bộ thu nhận từng bịt dữ liệu và sau đó ghép nối lại Đường truyền dữ liệu là 1 khi ở trang thái rỗi Bộ

phát đữ liệu bắt đầu với start bít là £0” va sau đó là các bit dữ liệu và một bit chấn lẻ tùy

là một bịt stop là *1" Số các bit dữ liệu có thể là 6, 7, hoặc 8 Bịt tùy chọn chẵn lẻ được sử dụng cho việc phát hiện lỗi Cho bit parity là lẻ thì nó sẽ được thiết lập bằng *1” khi các bit dữ liệu có tổng các bit '1” là một số lẻ Cho bit parity là chin thì được thiết lập *0° khi các bịt đữ liệu có tổng các số “1" là một số chẵn Số các bit stop có thể có là 1, 1.5, 2

ĐÔ ÁN TÓT NGHIỆP

Trang 8

THình 2.5 Phát 8 bịt đữ liệu, khong parity, va 1 bit stop

2.3.2 Ưu điểm của giao diện truyền Mông, ni đá: &ã RS232

Công nối tig

có thể trao

cho các công nối tiếp thường liên quan đến ví đọc các loại cảm biến, các công tắc gạt,

hoa ngõ vào khác hoặc việc điều khiển các động cơ, rơ le, các màn hình hiễn thị, hoặc

C CHUAN GIAO TIẾP TRUYEN THONG

CHUONG 2:

ĐỎ ÁN TỐT NGHIỆP

Chương 3

THUC HIEN CHUAN

TRUYEN THONG UART

TREN FPGA

‘HUONG 3: THUC HIEN CHUAN TRUYEN THONG UART TREN FPGA.

© Xilinx 4 Mbit Platform Flash cu hinh PROM ø_ Xinlix 64-macrocell XC2C64A CoolRunner CPLD

© 64 Mbyte DDR SDRAM x16 dudng giao tiép dit ligu, 100+ MHz

© 16 Mbyte ctia céng giao tiép song song NOR Flash

sè Lưu trữ cấu hình FPGA +* MieroBlaze code storage/shadowing

« _ 16 Mbits của giao thức truyền thông SPI nồi

+* Lưu trữ cấu hình FPGA + MicroBlaze code shadowing

3.1.2 Giới thiệu ngôn ngữ VHDL

'VHDL là ngôn ngữ mô tả phần cứng cho các mạch tích hợp tốc độ rất cao, là một loại ngôn ngữ mô tả phần cứng được phát triển dùng cho chương trình VHSIC (Very High Speed Itergrated Circuit) ciia bd quốc phòng Mỹ Mục tiêu của việc phat triển VHDL là có được một ngôn ngữ mô phỏng, phan cứng tiêu chuẩn và thống nhất cho phép thử nghiệm các hệ thống số nhanh hơn cũng như cho phép dễ dàng đưa các hệ thống đó vào ứng dụng

CHƯƠNG 3: THUC HIEN CHUAN TRUYEN THONG UART TREN FPGA

pO AN TOT NGHIỆP = = Trang U1

trong thực tế Ngôn ngữ VHDL được ba công ty Intermetics,IBM và Texas Intruments bit

đầu nghiên cứu phát triển vào tháng 7 năm 1983 Phiên bản đầu tiên được công bố vào

tháng 8-1985 Sau đó VHDL được đề xuất để tổ chức IEEE xem xét thành một tiêu chuẩn

chung Năm 1987 đã đưa ra tiêu chuẩn về VHDL (tiêu chuẩn IEEE-1076-] 987)

_ VHDL được phát triển để giải quyết các khó khăn trong việc phát triển, thay đổi và

lập tai liệu cho các hệ thống số VHDL là một ngôn ngữ độc lập không gắn với bắt kỳ một

phương pháp thiệt kể, một bộ mô tả hay công nghệ phần cứng nào Người thiết kế có thể tự

do lựa chọn công nghệ, phương pháp thiết kế trong khi chỉ sử dụng một ngôn ngữ duy nhất Và khi đem so sánh với các ngôn ngữ mô phỏng phần cứng khác ta thấy VHDL có một số ưu điểm :

5 Tính công cộng

«©_ Khả năng được hỗ trợ bởi nhiễu công nghệ và nhiều phương pháp thiết kế

* Tinh déc lập với công nghệ

«_ Khả năng mô tả mở rộng

«— Khả năng trao đôi kết quá

«— Khả năng hỗ trợ thiết kế mức lớn và khả năng sử dụng lại các thiết kế

3.2, Đặt vấn để thiết kế

3.21 Thông sé cua UART

Một UART thường sử một xung cloek nhận với một tẳng số nhanh hơn 16 lần

tốc độ bít dược hỗ trợ cao nhất Nếu tốc độ bịt lá 9600 bps, thi xung clock nhận được ít nhật 153600 bps Như trên hình 3.1sau khi phát hiện bộ phát gửi tín hiệu start bit thì UART chờ 16 chu kỳ xung clock để kết thúc bit start, sau dé doi nhigu hơn 8 chu kỳ xung clock dé doc mét bit dữ liệu dầu tiền tại điểm giữa của một bit Và sau đó UART đọc mỗi bit sau khoảng thời gian 16 chu ky xung clock

ttalreveee +

#ieuse wsee -_ IUMUUỦUUUWWWIUWIEUUWUUUUUUỦM

tT + +

, rodeos Bir

Hình 3.2 Để giới hạn khi gửi dữ liệu và đọc dữ liệu nhận vỗ, mỗi bộ phát và bộ nhận sử

dụng một xung clock mà thông thường là 16 lần tốc độ bit Nếu bộ phát và bộ nhận không có đồng bộ xung clock mét cách chính xác thì việc nhận dữ liệu sẽ đọc mỗi bít mới gần hơn và gần với một cạnh của bit đó Để đọc tất cả các biL trong một khung định dang 10 bit mot cách chính xác, các xung phát và nhận sẽ thay

đổi không nhiều hơn 3% Với sự thay đổi lớn hơn, vào thời điểm bộ nhận cỗ gắng đọc đến

bit cuối cùng, thời gian có thể được tắt rất nhiều mà bộ nhận sai các bịt và có thể không phát hiện bit Stop Các xung clock cân phải đồng bộ trong chiêu dài của chuỗi dữ liệu bởi

vì mỗi chuỗi dữ liệu thì bắt đầu bằng Start bit ma nó phải đồng bộ trước với xung clock

CHUONG 3: THỰC HIỆN CHUẲN TRUYEN THONG UART TREN FPGA

„ trong hình trên cho biết việc phat mot byte với định dạng 8-N-I Khi ở trạng thái

rồi, ngô ra của bộ phát có mức logic là | để báo công việc phát dữ liệu bắt đầu, bộ phát gửi

mức loeie 0 với độ rộng ] bịt, đây là một bit Start với tốc độ 9600 bps tương đương l bit là

1H us

Sâu bắt st phát mửi Ñ bịt dữ liệu trong một chuỗi và bắt đầu với bịt đầu tiên la LSB

Sau do bo phat geri một mức logie Ì mà chức náng cúa nó như là Stop bit Ngay sau bit

Stop hoặc hái kỹ thời điểm nạo, bộ phát có thê gửi một Start bít mới để bắt đầu chuỗi dữ

liệu mới

Tại bộ nhận dữ liệu, việc truyền từ mức logic 1 xuống mức logic 0 của bịt Start để

Quá trình truyền và tốc độ bít giớ hạn thời gian để phát hiện các bịt tiếp theo, bộ ø để đọc trạng thái mức logic mỗi bit ở gần điểm

ừa của chu kỳ thời gian của biL Việc đọc trong chu kỳ tại điểm giữa sẽ giúp đảm bảo

ạ bộ nhận phát hiện các giá trị của bít một cách chính xác ngay cả khi các xung clock

cho việc phát và việc nhận không phù hợp một cách chính xác với tầng số và góc pha

3.3 Thực hiện UART trên Kit Spartan-3E

hao rằng một byte dữ liệu đán;

(NH7) (H8) (14) (E13) temas

Hinh 3.3 Minh hoa 4 switch va 8 led don

Khi gạt công tắc ở vị trí On hoặc đẩy lên thì nó được kết nối với chân FPGA là

3,3V hoặc là mức logic “1” Còn khi nó ở vị trí kéo xuống hoặc là Off thì cái công tắc

ĐỎ ÁN TỐT NGHIỆP

Trang 13

được kết nối đến cái chân EPQA là 0V hoặc là mức logjc “0” Các công tắc này thường

mệt h mach này có thể được thêm vào một oách dễ dang trong chương tình thiết kế rên ard

-_ Mỗi một con LED có 1 chân được kết nối 0V và cái chân còn lại thì nó được nối

đến cái thiết bj cla Kit Spartan-3E thông qua điện trở hạng dòng điện là 3909 Để sáng,

một con LED riêng biệt thì phải diều khiên cái chân ngõ ra FPGA lên mite logic “1”,

3.1.1.2 Hiển thị ký tự trên màn hình LCD “Chareele eo

Hình 3 4 Giao tiếp ký tự trên LCD

ÑÌU Spartan-3E board có modale LCD 16 x 2 ký tự ,diễu khiển thông qua việc giao

tiếp đữ liệu 4 bit như trên hình 3.4 Mác dù, các LCD cũng hỗ trợ việc giao tiếp dữ liệu 8

bit, board Stater Kit sử dụng m u 4 bịt vẫn phủ hợp với các board phát

triển khác của hãng Xilinx và để gí lượng chân

Kit Spartan-3E board nay sử dụng một cái giao tiếp 4 bit dữ liệu đến ký tự LCD thì

cái hình 3,5 mình họa một cái hoạt động ghi đến LCD, nó cho biết được thời gian nhỏ nhất

cho phép việc set up, giữ và một chiều dài cho phép của một xung liên quan đến xung hệ

thống là 50 MHz (chu ky 20 ns) được cung cấp trên cai board mach,

Các giá trị dữ liệu trén SF_D<11:8>, va việc lựa chọn thanh ghi (LCD_RS) va các

tín hiệu điều khiển đọc/ghi (LCD_RW) thì nó phải được cài đặt và có định thời gian là ít

CHUONG 3: THỰC HIỆN CHUẢN TRUYÊN THÔNG UART TRÊN FPGA