xu ly tin hieu so fpga hoang trang solution to dsp fpga hw 04 ay1112 s2 cuuduongthancong com

ĐHBK Tp HCM–Khoa ĐĐT–BMĐT MH: Xử lý tín hiệu số với FPGA GVPT: Hồ Trung Mỹ Bài tập nhà đợt (13/04/2012) (Ngày nộp bài: 20/04/2012) c om 1) (3 đ) Cho trước DFG sau: ng th an co ng Hãy vẽ DFG mở lần (2-unfolded DFG) DFG Bài giải cu u du o 2) (7 đ) (Ch5 Prob 7) Xét DFG hình 5.22 với thời gian tính tốn nút số dấu ngoặc kế nút Hãy tìm hệ số mở tối thiểu (minimum unfolding factor) để có DFG tương đương có chu kỳ lặp u.t Khơng thực pipeling và/hoặc retiming DFG Hãy tìm J tối thiểu cho đường tới hạn DFG mở J lần (J-unfolded DFG)  8J Hệ số mở tối thiểu tính theo giải thuật Problem (Chapter 5) Hình 5.22 CuuDuongThanCong.com https://fb.com/tailieudientucntt an co ng c om Bài giải Tính đường dẫn tới hạn: A  B  E + + = 12 u.t gọi T0crit Theo giải thuật cho trước vấn đề 6, ta có: T0crit.= + + = 12 J1 = ceil(12/8) = Áp dụng unfolding bậc 2, ta cu u du o ng th T1crit = 2+ 15 = 17 > J1 x J2 = ceil (17/8) = Áp dụng unfolding bậc 2, ta T2crit = 2+ 15 = 17 < J2 x Như hệ số unfolding tối thiểu để đạt chu kỳ lặp u.t J = CuuDuongThanCong.com https://fb.com/tailieudientucntt ... T2crit = 2+ 15 = 17 < J2 x Như hệ số unfolding tối thiểu để đạt chu kỳ lặp u.t J = CuuDuongThanCong. com https://fb .com/ tailieudientucntt