ĐHQG – ĐHBK Tp HCM Khoa ĐĐT – BMĐT Môn học: XLTHS với FPGA – AY1415-S2 GVPT: Hồ Trung Mỹ Đáp án Kiểm tra 20’ lớp #02 (15/09/2015) 1) (7 đ) Xét DFG hình sau với thời gian cần cho phép toán nút T: co ng c om a) Tốc độ mẫu cực đại đạt hệ thống bao nhiêu? (chú ý: tốc độ mẫu = 1/đường tới hạn) b) Đặt ghi tạo đường ống tập cắt thuận thích hợp (feed-forward cutset) tốc độ mẫu hệ xấp xỉ 1/2T Khi cần thêm ghi nữa? BG a) Đường tới hạn 5T ( qua nút A B D F H ) Do tốc độ mẫu cực đại đạt hệ thống 1/5T cu u du on g th an b) Thực tạo đường ống với tập cắt thuận theo đường đứt nét hình sau: Với hình ta có đường tới hạn (B D, B E , F H ) 2T Khi cần thêm ghi (vì cạnh tập cắt thêm tổng cộng có canh 2) (3 đ) Xét lọc FIR bậc 6: y(n) = ax(n) + bx(n-4) + cx(n-6) Viết phương trình để cài đặt xử lý song song với kích thước khối BG y(3k) = ax(3k) + bx(3k – 4) + cx(3k – 6) y(3k+1) = ax(3k+1) + bx(3k – 3) + cx(3k – 5) y(3k+2) = ax(3k+2) + bx(3k – 2) + cx(3k – 4) CuuDuongThanCong.com https://fb.com/tailieudientucntt