ĐHBK Tp HCM–Khoa ĐĐT BMĐT MH: Xử lý tín hiệu số với FPGA GVPT: Hồ Trung Mỹ Đáp án Bài tập nhà đợt (24/02/2012) (Ngày nộp bài: 02/03/2012) du o ng th an co ng c om 1) Xét cài đặt (hiện thực) lọc FIR có rẽ nhánh (8-tap FIR filter) sau: cu u Giả sử đường tới hạn nhân gấp lần đường tới hạn cộng, nghĩa TM = 2TA a) Hãy tìm đường tới hạn hình (a) (b) b) Vẽ giản đồ chuyển vị hình (a) Bài giải a) Đường tới hạn hình (a) (b) đường đứt nét hình sau: Đường tới hạn (a) = TM + 7TA = 9TA CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om Đường tới hạn (b) = TM + 2TA = 4TA ng b) Giản đồ chuyển vị hình (a) Theo cách làm biến đổi chuyển vị (đổi chiều mũi tên input thành output ngược lại) ! u du o ng th an co 2) Cho trước giản đồ lọc IIR sau (Giả sử TM = 2TA = u.t.) cu a) Tính giới hạn lặp (iteration bound) lọc b) Giá trị đường tới hạn Bài giải a) Theo hình vẽ ta có vịng: L1 {M2 A1 A3 M3 A4}: 4D TL1 = (2+1+1+2+1)/4 = 1.75 L2 {M4 A3}: 4D TL2 = (2+1)/4 = 0.75 Như giới hạn lặp T = max(TL1, TL2) = 1.75 b) Theo a) ta có đường tới hạn tương ứng với L1{M2 A1 A3 M3 A4} : TM + TA + TA + TM + TA = + + + + = u.t CuuDuongThanCong.com https://fb.com/tailieudientucntt ... tương ứng với L1{M2 A1 A3 M3 A4} : TM + TA + TA + TM + TA = + + + + = u.t CuuDuongThanCong. com https://fb .com/ tailieudientucntt