Báo cáo thực tập Điện tử số bài 2 các Đặc trưng của cổng logic – ttl

Điều này là do mạch Schmitt có hai ngưỡng so sánh, một ngưỡng trên và một ngưỡng dưới.. +Khi điện áp đầu vào vượt qua ngưỡng trên, đầu ra sẽ thay đổi từ mức thấp sang mức cao.. Ngược lại

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KHOA ĐIỆN TỬ - VIỄN THÔNG

BÁO CÁO THỰC TẬP ĐIỆN TỬ SỐ BÀI 2

Sinh viên thực hiện:

Phạm Đan Trường - MSV: 22029044

Lê Anh Tuấn - MSV: 22029022

I.Các đặc trưng của cổng logic – TTL

1.Cấp nguồn +5V cho mảng sơ đồ D2-1

2 Đo mức thế ngưỡng hoạt động lối vào của cổng logic TTL

2.1

Bảng D2-1

2.2

-Khoảng thế vào cho logic mức cao (1): ~1,1V

-Khoảng thế vào cho logic mức thấp (0): ~0,9V

2.3

-Kết quả đo của IC3 (có lối vào trigger Schmitt) là thấp hơn so với IC1 & IC2 -Nhận xét:

+Yếu tố lối vào của trigger Schmitt có khả năng chống nhiễu và hoạt động tin cậy cao Điều này là do mạch Schmitt có hai ngưỡng so sánh, một ngưỡng trên và một ngưỡng dưới

+Khi điện áp đầu vào vượt qua ngưỡng trên, đầu ra sẽ thay đổi từ mức thấp

sang mức cao Ngược lại, khi điện áp đầu vào vượt qua ngưỡng dưới, đầu ra sẽ thay đổi từ mức cao sang mức thấp

+Khả năng chống nhiễu của mạch Schmitt là do sự thay đổi đầu ra chỉ xảy ra khi điện áp đầu vào vượt qua ngưỡng so sánh Điều này giúp loại bỏ các nhiễu

có biên độ nhỏ hơn ngưỡng so sánh

+Hoạt động tin cậy của mạch Schmitt là do mạch có độ trễ trượt Độ trễ trượt

là khoảng thời gian giữa khi điện áp đầu vào vượt qua ngưỡng so sánh và khi đầu ra thay đổi Độ trễ trượt giúp mạch Schmitt tránh bị kích hoạt bởi các

nhiễu có độ dốc cao

3 Đo dòng vào của cổng logic TTL

Bảng D2-2

4.Đo mức thế lối ra của cổng logic TTL

Bảng D2-3

-Đối với IC1/a:

-Đối với IC2/a:

-Đối với IC3/a:

Bảng D2-4

R = ∞ R = R2 = R = R3 = R = R4 =

5K1 1K 510

Ảnh hưởng của trở tải R đối với:

Mức ra cao: R hầu như không chịu ảnh hưởng

Mức ra thấp: R càng nhỏ, điện áp lối ra mức thấp càng cao

Để mức ra của cổng logic TTL nằm trong vùng cho phép, trở tải R cần được chọn sao cho thế lối ra mức thấp của cổng logic TTL thấp hơn mức quy định là 0,7V

5.Khả năng tải điện dung của cổng logic TTL

-Khi chưa tải điện dung:

-Nối F với lần lượt các chốt I, K, L, M để mắc tải điện dung cho lối ra IC4/a

-Tăng tần số máy phát của thiết bị chính cho đến khi lối ra IC4/b mất xung.

-Giảm trở tải cho IC4/a từ 5K1 xuống 1K: Ngắt dây nối điểm C (IC4/a) với E (trở tải R1) Nối điểm C (IC4/a) với G (trở tải R3)> Lặp lại bước 5.6 Quan sát

và vẽ lại dạng xung ở lối ra của IC4/a, IC4/b khi có tải điện dung và trở tải lên nguồn nhỏ hơn

6 Đặc trưng truyền của cổng logic TTL

Bảng D2-5

Vi(D) 1 1,25 1,5 2 2,5 3 3,5 3,75

Biểu diễn sự phụ thuộc thế ra (trục y) theo thế vào (trục x)

II Các đặc trưng của Cổng CMOS

1 Cấp nguồn 0  +15V cho mảng mạch D2-2 Đặt giá trị nguồn +VDD = +5V

2 Đo mức thế ngưỡng hoạt động lối vào của cổng logic CMOS: Hình D2-2a.

Bảng D2-6

Từ giá trị đo được:

Khoảng thế cho mức logic cao:

2.05V

Khoảng thế cho mức logic thấp:

1.5V

Khoảng thế làm việc lối vào của CMOS cao hơn TTL với cả mức logic cao và thấp

3 Đo mức thế lối ra của cổng logic CMOS: Hình D2-2b.

Bảng D2-7

IC1/a VDD = +5V VDD = +12V

Khoảng thế làm việc lối ra của CMOS cao hơn TTL

4 Công suất tiêu tán của cổng logic CMOS

Bảng D2-7

+5V C3=0 (không nối

C-L)

C3 = 4.7nF (có nối

C-L)

Bảng D2-8

VDD = +5V

III Đặc trưng trễ của cổng Logic

1.Đặc trưng trễ của cổng logic TTL

Thực hiện thí nghiệm ta đo được : td(6) = 30(ns)

Vậy thời gian trễ cho một cổng logic TTL là : td(1) = td(6)/6 = 5(ns)