một số vấn đề về điều chế fsk, psk, qam dùng dds và hệ thống tích hợp công nghệ dds (kỹ thuật tổng hợp tần số trực tiếp)

Tiếp đó là vấn đề sai số, các nguồn gây sai số và ảnh hưởng của sai số tới hiệu năng tín hiệu kí sinh, vấn đề điều chế tín hiệu,bộ lọc triệt méo, bộ lọc FIR, bộ lọc IIR, bộ lọc polyphase

TÓM TẮT NỘI DUNG

Đề tài hướng tới một cái nhìn tổng quan về kỹ thuật tổng hợp tần số trực tiếp (DDS) Trong phần đầu, nội dung đề cập tới sơ đồ cấu tạo và giải thích nguyên lý hoạt động của một hệ thống DDS (Direct Digital Syntherizer) Khi xem xét toàn bộ hệ thống DDS thì mối quan hệ giữa phổ đầu ra của hệ thống và nhiễu do ảnh hưởng của lấy mẫu, tái tạo tín hiệu, và do các hạn chế phải chấp nhận khi triển khai thực tế là vấn

đề đầu tiên được quan tâm tìm hiểu Tiếp đó là vấn đề sai số, các nguồn gây sai số và ảnh hưởng của sai số tới hiệu năng tín hiệu kí sinh, vấn đề điều chế tín hiệu,bộ lọc triệt méo, bộ lọc FIR, bộ lọc IIR, bộ lọc polyphase… Những ứng dụng điều chế là một phần không thể thiếu khi nghiên cứu kỹ thuật DDS, vì vậy phần sau đề tài trình bày một số vấn đề về điều chế FSK, PSK, QAM dùng DDS Ngoài những vấn đề lý thuyết trên, đề tài cũng dành một số trang để minh họa những ưu điểm nổi bật của kỹ thuật DDS, những xu thế phát triển nhằm hoàn thiện công nghệ DDS và những tiến bộ đạt được của một hệ thống tích hợp công nghệ DDS

MỤC LỤC

MỞ ĐẦU 1

CHƯƠNG 1: NHỮNG ĐIỀU CƠ BẢN VỀ KỸ THUẬT DDS 2

1.1 Những ưu điểm của DDS 2

1.2 Lý thuyết hoạt động 2

1.3 Xu hướng tích hợp chức năng 5

CHƯƠNG 2: LẤY MẪU ĐẦU RA VÀ KHẢ NĂNG CHUYỂN PHA VÀ TẦN SỐ CỦA THIẾT BỊ DDS 7

2.1 Lấy mẫu đầu ra thiết bị DDS 7

2.2 Khả năng chuyển pha và tần số của DDS 8

3.1 Xác định tốc độ điều chỉnh tối đa 9

3.2 Giao tiếp điều khiển DDS 9

CHƯƠNG 3: VẤN ĐỀ NHIỄU TRONG HỆ DDS 11

3.1 Tác động của độ phân giải DAC lên hiệu năng nhiễu vệt (spurious performance) 11

3.2 Tác động của oversampling lên hiệu năng nhiễu vệt 12

3.3 Tác động của cắt giảm trong bộ tích lũy pha lên hiệu năng vệt (spur) 13

3.3.1 Biên độ các vệt 14

3.3.2 Phân bố các vệt tạo bởi sự cắt pha 15

3.3.3 Tóm tắt về cắt bỏ phase 18

3.4 Các nguồn gây ra các vệt khác của DDS 19

3.5 Hiệu năng vệt giải rộng 20

3.6 Hiệu năng vệt giải hẹp 21

3.7 Dự báo và khái thác vệt “sweet spots” trong dải điều chỉnh của DDS 21

3.8 Xem xét sự biến động (Jitter) và ồn pha trong hệ thống DDS 21

3.9 Xem xét bộ lọc đầu ra 24

3.9.1 Đáp ứng của họ Chebyshev 27

3.9.2 Đáp ứng của bộ lọc họ Gauss 28

3.9.3 Đáp ứng của họ Legendre 29

CHƯƠNG 4: ỨNG DỤNG ĐIỀU CHẾ SỐ CỦA DDS 31

4.1 Lý thuyết điều chế số cơ bản 31

4.1.1 Các khái niệm cơ bản 31

4.1.2 Điều chế 33

4.2 Kiến trúc hệ thống và yêu cầu 35

4.3 Bộ lọc số 36

4.3.1 Bộ Lọc FIR 36

4.3.2 Bộ lọc IIR 38

4.4 DSP đa tốc 39

4.4.1 Tăng tốc 40

4.4.2 Giảm tốc 41

4.4.3 Chuyển đổi tốc độ với tỷ số n/m 43

4.4.4 Bộ lọc số 43

4.5 Xem xét đồng bộ dữ liệu vào và xung 47

4.6 Các phương thức mã hóa dữ liệu và triển khai DDS 49

4.6.1 Mã hóa FSK 49

4.6.2 Mã hóa PSK 50

4.6.3 Mã hóa QAM 51

4.6.4 Quadrature up-conversion 52

CHƯƠNG 5: MỘT SỐ KẾT QUẢ THỰC NGHIỆM 54

5.1 Giới thiệu chip DDS AD9835 54

5.2.1 Lý thuyết hoạt động 54

5.2.2 Giao tiếp với vi điều khiển 55

5.2 Mạch tạo dao động sử dụng AD8935 56

5.2.1 Sơ đồ nguyên lý 56

5.2.2 Sơ đồ mạch in: 58

5.2.3 Mạch triển khai thực tế 59

KẾT LUẬN 60

DANH SÁCH CÁC HÌNH VẼ

Hình 1: Sơ đồ một bộ tổng hợp tần số trực tiếp đơn giản 3

Hình 2: Hệ thống DDS có thể điều chỉnh tần số 3

Hình 3: Tín hiệu chuyền qua một hệ DDS 4

Hình 4: Kiến trúc DDS 12 bít với các chức năng phụ 5

Hình 5: Phân tích phổ đầu ra của DDS 7

Hình 6: Tác động của độ phân giải DAC 11

Hình 7: Tác động của oversampling lên SQR 12

Hình 8: Sai số do cắt bít và “bánh” pha 13

Hình 9: Mẫu từ điều chỉnh có mức vệt cực đại 14

Hình 10: Mẫu từ điều chỉnh không gây ra phase truncation spur 15

Hình 11: Dãy tích lũy pha 15

Hình 12: Hoạt động của từ cắt bỏ 17

Hình 13: Phổ của dãy từ bị cắt bỏ 18

Hình 14: Vùng Nyquist và ánh xa của các tần số bên ngoài băng Nyquist 19

Hình 15: Tác động của sự biến động xung hệ thống 23

Hình 16: Phổ đầu ra DDS 24

Hình 17: Bộ lọc anti-alias 25

Hình 18: Đáp ứng miền thời gian 25

Hình 19: Đáp ứng miền tần số 26

Hình 20: Đáp ứng của các bộ lọc họ Chebyshev 27

Hình 21: Đáp ứng bộ lọc họ Gaussian 29

Hình 22: Đáp ứng họ Legendre 29

Hình 23: Phổ băng thông cở sở một phía 32

Hình 24: Phổ băng thông cở sở hai phía 32

Hình 25: Phổ băng cơ sở phức 32

Hình 26: Phổ băng thông dải 33

Hình 27: Cấu trúc điều chế cơ bản 34

Hình 28: Cấu trúc điều chế số cơ bản 34

Hình 29: Cấu trúc điều chế DDS cơ bản 35

Hình 30: Bộ điều chế DDS 35

Hình 31: Bộ lọc FIR dạng đơn giản 36

Hình 32: Đáp ứng tần số bộ lọc FIR cho a0 = a1 = 0.5 37

Hình 33: Bộ lọc FIR n-taps 37

Hình 34: Bộ lọc IIR đơn giản 38

Hình 35: Bộ lọc IIR nhiều tap 39

Hình 36: Bộ tăng tốc đơn giản 40

Hình 37: Sự tăng tốc biễu diễn trong miền tần số 40

Hình 38: Bộ giảm tốc đơn giản 41

Hình 39: Quá trình tăng tốc xem trong miền tần số 42

Hình 40: Bộ chuyển đổi tốc độ n/m 43

Hình 41: Bộ tích phân và bộ Comp cơ bản 44

Hình 42: Đáp ứng tần số của bộ lọc CIC cơ bản 45

Hình 43: Tăng tốc và hạ tốc dùng CIC 45

Hình 44: Đáp ứng tần số của bộ lọc CIC cơ bản 46

Hình 45: Bộ tăng tốc Triple Cascade CIC 46

Hình 46: Bộ giảm tốc CIC trễ gấp hai 47

Hình 47: So sách đáp ứng bộ lọc CIC sau khi sửa đổi 47

Hình 48: Sơ đồ khối điều chế chung 48

Hình 49: Bộ mã hóa FSK dùng DDS 49

Hình 50: Bộ mã hóa ramped FSK dùng DDS 49

Hình 51: Chòm sao 16QAM 51

Hình 52: Quadrature up-converter 52

Hình 53 Sóng Cos 54

Hình 54: Nguồn và mạch dao động 56

Hình 55: Sơ đồ mắc AT89C2051 57

Hình 56: Sơ đồ ghép nối máy tính qua cổng COM 57

Hình 57: Sơ đồ mắc AD9835 58

Hình 58: Sơ đồ mạch in 58

Hình 59: Mạch ứng dụng chip DDS AD9835 59

MỞ ĐẦU

Thực tế, kỹ thuật DDS trước đây chủ yếu dành riêng cho các ứng dụng quân sự,

vì nó đắt, khó triển khai và yêu cầu bộ chuyển đổi số - tương tự tốc độ cao Vì sự tiến

bộ của công nghệ mạch tích hợp, DDS đã trở thành sự lựa chọn khác bên cạnh công nghệ vòng khóa pha để tạo ra tần số đầu ra nhanh trong các ứng dụng dùng tổng hợp tần số Vì được xây dựng bằng phương pháp xử lý số nên DDS cho phép thực hiện điều chế dễ dàng

Gần đây, những tiến bộ trong công nghệ sản xuất IC, đặc biệt là CMOS, cùng với

sự phát triển của các thuật toán DSP đã cung cấp giải pháp chip DDS cho các hệ thống con xử lý tín hiệu số và truyền thông phức tạp như là điều chế, giải điều chế, tạo dao động nội, máy phát xung khả trình, máy phát chirp1) Phạm vi ứng dụng DDS ngày càng mở rộng, bao gồm cable modems, các thiết bị đo, các máy tạo sóng tùy ý, trạm tế bào cơ sở và nhiều ứng dụng khác nữa

Mục đích của đề tài này là tiếp cận công nghệ DDS, trên cơ sở tìm hiểu cấu tạo, nguyên lý hoạt động, các nguồn sai số trong một hệ thống DDS và những khả năng ứng dụng rộng lớn của DDS Trên cơ sở đó giúp cho trong tương lai có thể triển khai được một hệ thống DDS trên FPGA, hay xa hơn có thể dùng DDS để tích hợp vào các

hệ thống khác như là vòng khóa pha, các ứng dụng điều chế và giải điều chế…

Em xin gửi lời cảm ơn chân thành nhất đến PGS.TS Ngô Diên Tập, người đã tận tình hướng dẫn và giúp đỡ em rất nhiều trong quá trình làm luận văn Em cũng xin gửi lời cảm ơn tới toàn thể các thầy cô giáo trong Khoa Điện tử - Viễn thông đã giúp đỡ

em hoàn thành luận văn này

-

1)

CHƯƠNG 1: NHỮNG ĐIỀU CƠ BẢN VỀ KỸ THUẬT DDS

Tổng hợp tần số là một kỹ thuật sử dụng các khối xử lý tín hiệu số để tạo ra một tín hiệu đầu ra có thể điều chỉnh được về tần số và pha tham chiếu từ một nguồn xung

cố định, có độ chính xác cao Về bản chất, tần số tham chiếu được chia xuống trong khối DDS bằng hệ số tỷ lệ đặt trước trong một từ nhị phân lập trình được.Từ nhớ này

có chiều dài từ 24 đến 48 bits, cho phép khối DDS triển khai có khả năng cung cấp độ phân giải tần số cực cao

Sản phẩm DDS ngày nay được đóng trong các khối nhỏ, tích hợp nhiều chức năng hiệu suất cao và giá cả cạnh tranh, nhanh chóng dần trở thành một lựa chọn bên cạnh giải pháp tổng hợp tần số truyền thống tương tự Sự tích hợp bộ chuyển đổi số tương tự hiệu suất- tốc độ cao và kiến trúc DDS vào trong một chịp đơn cho phép công nghệ này đạt tới phạm vi ứng dụng rộng hơn và cung cấp một sự lựa chọn hấp dẫn khác với bộ tổng hợp tần số tương tự dựa trên PLL Trong nhiều ứng dụng, giải pháp DDS giữ một vài ưu điểm khác biệt so với bộ tổng hợp tần số tương tự dùng mạch PLL

1.1 Những ưu điểm của DDS

- Tần số đầu ra độ phân giải cỡ micro Hz, khả năng điều chỉnh góc pha, tất cả đều được thực hiện bằng điều khiển số

- Tốc độ bước nhảy cực kỳ cao trong quá trình điều chỉnh pha và tần số, bước nhảy tần số có pha liên tục

- Kiến trúc DDS số loại bỏ việc tinh chỉnh bằng tay liên quan đến những vấn đề

về tuổi thọ linh kiện và tác động của nhiệt độ như xảy ra trong tổng hợp tương tự

- Giao tiếp điều khiển số của DDS tạo ra một môi trường nơi chúng ta có thể thực hiện điều khiển từ xa, tối ưu bằng vi điều khiển

- Khi được sử dụng như một bộ tổng hợp vuông pha, DDS cho hai tín hiệu lối ra

I và Q cực kì khớp với nhau

1.2 Lý thuyết hoạt động

Trong dạng đơn giản nhất, một bộ tổng hợp tần số có thể được triển khai từ một xung tham chiếu chính xác, một bộ đếm địa chỉ, một bộ nhớ chỉ đọc lập trình được, và một bộ chuyển đổi D/A

Hình 1: Sơ đồ một bộ tổng hợp tần số trực tiếp đơn giản

Trong trường hợp này, thông tin biên độ số cái tương đương với một chu kỳ đầy

đủ của sóng sin được lưu trong PROM PROM do đó có chức năng giống như một bảng tra cứu hàm sin Bộ đếm địa chỉ nhảy tới từng vị trí nhớ, và nội dung về biên độ sóng sin được đưa tới bộ chuyển đổi D/A tốc độ cao Khối này tạo ra tín hiệu hình sin tương tự, tương ứng với từ lối vào số từ PROM Tần số đầu ra của DDS triển khai theo

mô hình này phụ thuộc vào:

- Tần số của xung đồng hồ tham chiếu

- Kích cỡ bước nhảy sóng sin, cái được lập trình vào trong PROM

Độ chính xác, độ mịn và công suất AC của đầu ra của kiến trúc đơn giản này là khá tốt, song nó thiếu sự điều chỉnh linh hoạt Tần số đầu ra chỉ có thể thay đổi nếu thay đổi tần số xung tham chiếu hoặc lập trình lại PROM

Nếu ta đưa vào bộ tích lũy pha, kiến trúc này trở thành một máy phát dao dộng điều khiển số, là lõi của thiết bị DDS mềm dẻo, linh động

Hình 2: Hệ thống DDS có thể điều chỉnh tần số

Ở đây một bộ đếm biến N bít và thanh ghi pha đã thay thế bộ đếm địa chỉ, chức năng nhớ làm cho khối này giống như một vòng pha trong kiến trúc DDS Để hiểu chức năng cơ bản này, ta xem dao động sóng sin giống như một véc-tơ quay quanh

một vòng pha Mỗi điểm trên vòng pha tương ứng với những điểm trên dạng sóng sin Khi véc-tơ quay quanh bánh xe, dạng sóng sin được tạo ra Một vòng quay của véc-tơ xung quanh bánh xe dẫn tới một chu kỳ của sóng sin tại đầu ra Bộ tích lũy pha được dùng để cung cấp một sự tương đương với sự quay tuyến tính của véc-tơ xung quanh bánh pha Giá trị trong bộ tích lũy pha tương ứng với các điểm trên một chu kỳ đầu ra của sóng sin Số điểm pha rời rạc chứa trong một vòng pha được quyết định bởi độ phân giải của bộ tích lũy pha Đầu ra của bộ tích lũy pha là tuyến tính và không thể được sử dụng trực tiếp để tạo ra sóng sin hoặc bất kì một dạng khác trừ một đường dốc Do đó một bảng tra cứu pha- biên độ được sử dụng để chuyển đổi từ phiên bản bị cắt xén của giá trị đầu ra tức thời của bộ tích lũy pha thành giá trị biên độ sóng sin cái sau đó được đưa tới bộ D/A Hầu hết kiến trúc DDS khai thác tính chất đối xứng tự nhiên của sóng sin và dùng logic ánh xạ để tổng hợp một chu kỳ sóng sin đầy đủ từ ¼ chu kỳ dữ liệu từ bộ tích lũy pha Bảng tra cứu pha – biên độ tạo ra tất cả dữ liệu cần thiết bằng cách đọc qua đọc lại bảng tra cứu

Hình 3: Tín hiệu chuyền qua một hệ DDS

Bộ tích lũy pha thực sự là một mô-đun đếm M bít, nó tăng giá trị được lưu trong

nó mỗi khi nhận một xung clock Giá trị được cộng vào được xác định bởi một từ số chứa trong thanh ghi delta phase Từ trong thanh ghi delta phase tạo nên kích thước bước pha, nó tác động tới số các điểm bỏ qua trên một vòng pha Kích thước bước nhảy càng lớn bộ tích lũy pha càng nhanh tràn và sóng sin tạo ra càng nhanh hơn, dẫn tới ta sẽ có

Fout = (M (REFCLK))/ 2N

Ở đây: Fout là tần số ra của DDS

M là từ điều chỉnh nhị phân

REFCLK là tần số xung tham chiếu trong (xung hệ thống)

N là chiều dài số bít của bộ gia tốc pha

Thay đổi giá trị của M trong thanh ghi DDS dẫn tới sự thay đổi lập tức tần số đầu

ra (pha vẫn liên tục) Trong các ứng dụng thực tế, giá trị của M, hay từ điều chỉnh tần

số được nạp vào trong một thanh ghi nối tiếp nạp theo byte trước khi đưa vào thanh ghi delta phase (song song) Điều này nói chung là để tối thiếu số chân của thiết bị DDS Ngay khi thanh ghi đệm được nạp xong và thanh ghi delta phase được kích thì DDS sẽ thay đổi tần số đầu ra Nói chung giới hạn thay đổi tần số đầu ra là thời gian nạp thanh ghi đệm và chạy nó Vậy rõ ràng là giao tiếp tải byte song song tăng cường khả năng nhảy tần số

1.3 Xu hướng tích hợp chức năng

Hình 4: Kiến trúc DDS 12 bít với các chức năng phụ

Ưu điểm của kiến trúc DDS thuần số, đó là các khối chức năng số có thể dễ dàng thêm vào lõi để tăng cường khả năng của thiết bị Với mục đích sử dụng chung, thiết

bị DDS sẽ được tích hợp một bộ DAC để cung cấp tín hiệu đầu ra tương tự Các thiết

bị DDS bây giờ được tích hợp DAC 10bit hỗ trợ tốc độ REFCLK lên tới 180Mhz Chip DDS tối tân hiện nay đạt tốc độ xung 300MHz với ADC 12bit

Cùng với việc tích hợp DAC, giải pháp DDS thông thường còn chứa thêm các khối thực hiện đa dạng các hoạt động trên tín hiệu Những khối này cũng cấp mức tính

năng cao hơn mở rộng khả năng điều khiển của người sử dụng Sơ đồ khối của một DDS hiện đại như trong hình 4

Chức năng cơ bản của các khối như sau:

- Chức năng nhân REFCLK có thể lập trình, nó nhân tần số xung tham chiếu ngoài, do đó giảm yêu cầu về tốc độ xung tham chiếu Khối này cũng tăng cường khả năng của thiết bị sử dụng nguồn xung hiện có

- Thêm một bộ cộng phía sau khối gia tốc pha, cho phép tín hiệu ra trễ pha tương ứng với pha trễ đặt trong thanh ghi chỉnh pha Độ dài mạch cộng xác định số bít của từ chỉnh pha, trong kiến trúc này là 14 bít

- Một khối SINC đảo được thêm vào trước bộ DAC bù cho đáp ứng SINC vì đáp ứng đầu ra do lượng tử Nhờ đó cung cấp biên độ đầu ra trong một giải rộng

- Một bộ nhân được chèn vào giữa bảng tra cứu SIN và bộ DAC, cho phép điều chế biên độ đầu ra

- Một bộ chuyển đổi D/C có thể được thêm vào để cung cấp đầu ra cos Nó cho phép thiết bị DDS cung cấp đầu ra I&Q, khớp chính xác về tần số pha và biên độ Khối ADC này có thể được điều khiển bằng giao tiếp để có thể được sử dụng với đa dạng ứng dụng

- Một bộ so sánh tốc độ cao có thể được tích hợp để thiết bị thuận tiện sử dụng như máy phát tần số Bộ so sánh được cấu hình để chuyển đổi sóng sin đầu ra thành dạng sóng vuông

- Thanh ghi pha và tần số có thể được thêm vào cho phép từ pha và tần số có thể tiền lập trình và nội dung của nó có thể được thực thi qua một chân điều khiển đơn Cấu hình này cũng hỗ trợ điều chế khóa dịch pha với chân lối vào được lập trình

“mark” hoặc “space”

Các thiết bị DDS đã được sản xuất với đầy đủ các tính năng trên và nhiều tính năng khác nữa, hỗ trợ tốc độ đồng hồ bên trong lên tới 300MHz Tính phổ biến của giải pháp DDS là vì chip với hiệu suất và chức năng trên được bán với giá hợp lý và được đóng trong một gói tương đối nhỏ

-

CHƯƠNG 2: LẤY MẪU ĐẦU RA VÀ KHẢ NĂNG CHUYỂN PHA VÀ TẦN SỐ CỦA THIẾT BỊ DDS

2.1 Lấy mẫu đầu ra thiết bị DDS

Phổ của tín hiệu đầu ra được minh họa trong hình vẽ sau:

Hình 5: Phân tích phổ đầu ra của DDS

Ở đây xung lấy mẫu là 300Mhz và xung đầu ra là 80Mhz Theo lý thuyết của Nyquist cần tối thiếu hai mẫu trên một chu kỳ để tái tạo lại tín hiệu đầu ra mong đợi Các ảnh đáp ứng, của phổ tín hiệu đầu ra được lấy mẫu, tại các tần số Fclk +/- Fout Trong ví dụ này ảnh của nó lần lượt ở 220 Mhz, 380 Mhz, 520 Mhz… Lưu ý nó không xuất hiện tại nguyên lần tần số lấy mẫu

Trong trường hợp fout vượt quá fclk, ảnh thứ nhất sẽ xuất hiện bên trong băng thông Nyquist như một ảnh chồng phổ Ảnh chồng phổ này không thể lọc khỏi đầu ra bằng bộ lọc triệt chồng phổ Nyquist truyền thống

Trong các ứng dụng DDS đặc trưng, một bộ lọc thông thấp được dùng để triệt đáp ứng ảnh trong phổ đầu ra Để giữ yêu cầu cutoff trong bộ lọc thông thấp chúng ta phải chấp nhận giới hạn băng thông fout tới xấp xỉ 40% tần số xung chuẩn Điều này thuận tiện cho việc dùng bộ lọc thông thấp kinh tế hơn trong triển khai lọc đầu ra

Như ở trong hình vẽ biên độ của fout và ảnh đáp ứng được bao bởi đáp ứng Sinc(X) Điều này là vì tính chất lượng tử của đầu ra được lấy mẫu Biên độ của thành phần cở bản và bất cứ ảnh nào của nó có thể tính được sử dụng công thức Sin(X)/X Với hàm đáp ứng cuộn, biên độ của đầu ra cơ bản sẽ giảm ngược với sự tăng tần số điều chỉnh của nó Như đã đề cập ở trên, kiến trúc DDS có thể bao gồm một bộ lọc Sinc đảo để bù cho hiệu ứng Sinc và duy trì một biên độ đầu ra phẳng từ bộ DAC trên băng thông lên tới 45% xung chuẩn hay 80% băng thông Nyquist

Điều quan trọng là phải lưu ý rằng, trong đường cong đáp ứng sinc biên độ của ảnh đầu tiên là đáng kể Điều quan trọng để tạo ra dư án tần số ứng dụng DDS và phân tích phổ là xem xét đáp ứng ảnh và đáp ứng biên độ tại fout mong đợi và tần số fclock Những điều không bình thường khác trong phổ đầu ra, như là sai số tuyến tính tích phân vi phân của bộ chuyển đổi DAC, và các yếu tố khác sẽ không tuân theo đáp ứng Sinc(X) Những điều không bình thường này sẽ xuất hiện như là các họa, và năng lượng vệt trong phổ đầu ra và sẽ tạo ra biên độ bé hơn nhiều so với biên độ đáp ứng ảnh Nền nhiễu nói chung của thiết bị DDS được xác định bởi sự chồng chập của nhiễu nền , nhiễu nhiệt, nối đất và đa dạng các nguồn gây nhiễu khác Nền nhiễu, công suất vệt, công suất jitter1) của thiết bị DDS là chịu ảnh hưởng rất lớn của bố trí của bo mạch, chất lượng nguồn nuôi và chất lượng xung tham chiếu

2.2 Khả năng chuyển pha và tần số của DDS

REFCLK là tần số xung tham chiếu trong (xung hệ thống)

N là chiều dài số bít của bộ gia tốc pha

Chiều dài của bộ tích lũy pha chính là chiều dài của từ điều chỉnh tần số, cái sẽ xác định mức độ độ phân giải tần số của DDS Biết Fout biết N và tần số xung chuẩn ta

có thể xác định giá trị trong từ điều chỉnh tần số, nạp giá trị này vào thanh ghi điều khiển tần số ta thu được đầu ra mong đợi

1) jitter là sự biến động

3.1 Xác định tốc độ điều chỉnh tối đa

Tốc độ điều chỉnh của một thiết bị DDS xác định bởi cấu hình nạp được lựa chọn, từ nối tiếp hay là byte song song, và tốc độ của giao tiếp điều khiển Trong một vài ứng dụng, tốc độ điều chỉnh tần số tối đa là cần thiết Với các ứng dụng như là GMSK (Gaussian minimum shift keying) và điều chế ramped-FSK2), yêu cầu tốc độ điều chỉnh tần số tối đa để hỗ trợ chuyển hình dạng phổ giữa các tần số điều chế Khi

từ điều chỉnh được nạp bởi giao tiếp điều khiển, sự ép buộc cập nhật tần số là phụ thuộc tốc độ cổng giao tiếp điều khiển Đặc trưng, một thiết bị DDS sẽ cung cấp quá trình nạp song song thuận tiện cho việc lấy dữ liệu vào thanh ghi điều khiển ở tốc độ cao hơn Tốc độ đồng hồ xung dữ liệu điều khiển là 100 Mhz được hỗ trợ giao tiếp nạp byte song song Điều này có nghĩa một từ mới có thể được đưa tới đầu ra thiết bị mỗi 10 ns Đầu ra liên tục về pha của chuyển tần số của DDS là phù hợp với những ứng dụng nhảy tần số tốc độ cao

Thiết bị DDS cũng thường cung cấp một tập các thanh ghi, có thể tiền lập trình

từ điều chỉnh Nội dung của thanh ghi này được điều khiển thực thi từ một chân ngoài của thiết bị Điều này cung cấp tốc độ chuyển tần số cực nhanh giữa các giá trị tần số lập trình trước Cách bố trí này là đặc biệt phù hợp cho ứng dụng điều chế FSK, ở đây tần số “mark” và “space” có thể được lập trình trước Khi sử dụng thanh ghi lập trình trước, tốc độ chuyển tần số có thể lên tới 250 Mhz

3.2 Giao tiếp điều khiển DDS

Tất cả các chức năng, đặc tính, và cấu hình của thiết bị DDS nói chung được lập trình qua giao tiếp điều khiển thiết bị Giao tiếp điều khiển thiết bị DDS đã được xây dựng ở đa dạng cấu hình Cấu hình thông thường là giao tiếp nối tiếp và giao tiếp truyền byte song song Vùng giao tiếp ngầm định từ một thanh ghi 40 bít lưu trữ tất cả các từ điều khiển tất cả chức năng tới cổng giao tiếp nối tiếp đồng bộ tương thích với

vi điều khiển

Thanh ghi profile:

Các thanh ghi lập trình trước được xây dựng trong các thiết bị DDS cho phép tăng cường tốc độ chuyển pha và tần số của tín hiệu đầu ra Dữ liệu chứa trong thanh ghi này được thực thi qua một chân dành riêng cho phép sử dụng để thay đổi tham số hoạt động không qua giao tiếp điều khiển Ví dụ về các dạng tính năng có thể lập trình trước được là:

2)

- Từ điều khiển tần số đầu ra từ này cho phép người sử dụng thu được tốc độ nhảy tần số tối đa Sự có mặt của các thanh ghi tần số cũng thuận tiện cho việc sử dụng thiết bị DDS như một bộ điều chế FSK ở đây dữ liệu vào trực tiếp lái lối ra tới tần số mong đợi “mark” hoặc “space”

- Pha của thanh ghi đầu ra, chức năng này cho phép người sử dụng thực hiện tăng trễ pha được lập trình trước tới tín hiệu lối ra Vùng phân giải có thể từ 11,5 độ với 5 bít và 0.02 độ với 14 bít Điều chế khóa dịch pha có thể thực hiện được nhờ tính năng này

- Trong điều chế số và bộ chuyển đổi vuông pha và các chức năng tăng cường có thể được lập trình trước trong thanh ghi profile Những chức năng này bao gồm đáp ứng bộ lọc FIR, lấy mẫu lên, và đảo phổ đầu ra

-

CHƯƠNG 3: VẤN ĐỀ NHIỄU TRONG HỆ DDS

3.1 Tác động của độ phân giải DAC lên hiệu năng nhiễu vệt (spurious performance)

Độ phân giải của DAC phụ thuộc số bit đầu vào của nó Một DAC 10 bít thì có

độ phân giải là 10 bít Ảnh hưởng của độ phân giải DAC có thể dễ dàng hiểu và thấy được trong việc xây dựng lại sóng sin

Hình 6: Tác động của độ phân giải DAC

Trong ví dụ này ta dùng một DAC 4 bit để tạo lại tín hiệu sin Các đường thẳng đứng đánh dấu thời gian, khoảng cách giữa chúng thể hiện chu kỳ lấy mẫu Lưu ý độ lệch giữa tín hiệu đầu ra và tín hiệu sóng sin hoàn hảo Khoảng cách trục đứng giữa hai đường tín hiệu tại thời điểm lấy mẫu là sai số được đưa vào bởi DAC như là kết quả của độ phân giải của nó Sai số này được gọi là sai số lượng tử và gây ra một tác động là méo lượng tử

Để hiểu được tính chất của méo lượng tử, lưu ý những rìa lên nhọn của tín hiệu đầu ra DAC, những rìa lên này thể hiện sự có mặt của thành phần tần số cao thêm vào trong thành phần cơ bản Những thành phần tần số cao này tạo nên méo lượng tử Trong miền tần số, sai số méo lượng tử bị chồng lên nhau bên trong băng thông Nyquist và xuất hiện như là các vệt rời rạc trong phổ đầu ra của DAC

Khi độ phân giải DAC tăng, méo lượng tử giảm, nghĩa là giá trị kí sinh của phổ đầu ra giảm Trong thực tế mối quan hệ độ phân giải DAC và lượng méo là xác định Nếu DAC hoạt động tối đa, thì tỉ lệ công suất tín hiệu trên công suất ồn lượng tử cho bởi:

SQR= 1.76 + 6.02B ( dB)

Ở đây B là số bít của DAC

Ví dụ, một DAC 8 bít sẽ có SQR bằng 49.92 dB Chú ý, phương trình SQR chỉ chỉ ra công suất ồn tổng cộng do sai số lượng tử Nó không cung cấp bất cứ thông tin

về các vệt hay mức vệt cực đại, chỉ là công suất tổng cộng của tất cả các vệt liên quan tới tín hiệu cơ bản Điểm thứ hai là phương trình trên chỉ áp dụng nếu DAC hoạt động hết công suất (fullscale) Tại mức đầu ra thấp hơn, công suất trong thành phần chính là giảm nhưng sai số lượng tử vẫn không đổi Tác động thực tế là làm giảm SQR, do đó

ồn lượng tử trở nên nghiêm trọng hơn với thành phần chính Tác động của DAC khi hoạt động ở mức đầu ra thấp được xác định bằng:

A = 20log(FFS) (dB) Trong đó FFS là một phân số của fullscale, ở chế độ hoạt động đó của DAC, do

đó phương trình SQR trở thành:

SQR= 1.76 +6.02B + 20log(FFS)

3.2 Tác động của oversampling1) lên hiệu năng nhiễu vệt

Trong oversampling tốc độ lấy mẫu cao hơn tốc độ yêu cầu theo lý thuyết Nyquist Nhớ rằng, Nyquist yêu cầu băng thông của tín hiệu được lấy mẫu bằng ½ tốc

độ lấy mẫu Nếu băng thông của tín hiệu được lấy mẫu cố tình nén xuống còn một phần nhỏ của yêu cầu Nyquist, thì tốc độ lấy mẫu là vượt giới hạn của yêu cầu Nyquist

và oversampling được sử dụng

Hình 7: Tác động của oversampling lên SQR

Hình vẽ chỉ ra cách oversampling cải thiện SQR, Công suất ồn lượng tử tổng cộng là phụ thuộc vào độ phân giải DAC Nó là một đại lượng cố định và tỷ lệ với

1) Lấy mẫu cao hơn tiêu chuẩn Nyquist

vùng bôi đen Trong trường hợp lấy mẫu oversampling, tổng lượng ồn là giống trường hợp lấy mẫu Nyquist Vì công suất ồn là không đổi và diện tích hình chữ nhật tỉ lệ với công suất ồn, do đó chiều cao của hình chữ nhật trong lấy mẫu oversampling phải nhỏ hơn trong lấy mẫu Nyquist Lưu ý rằng diện tích hình chữ nhật trong vùng băng thông quan tâm là nhỏ hơn trong trường hợp lấy mẫu oversampling Tác động của oversampling được cho bởi công thức:

C = 10 log ( Fsos/Fs) (dB)

Và SQR= 1,72 + 6,02B + 20log(FFS) + 10log(Fsos/Fs) (dB)

3.3 Tác động của cắt giảm trong bộ tích lũy pha lên hiệu năng vệt (spur)

Cắt pha là một phạm vi quan trọng trong kiến trúc DDS Xem xét một DDS với

32 bít của bộ tích lũy pha Để trực tiếp chuyển 32 bít pha tới biên độ tương ứng yêu cầu 232 entry trong bảng tra cứu và không thể triển khai thực tế

Giải pháp là sử dụng chỉ sử dụng một phần nhỏ những bít quan trọng nhất của đầu ra bộ tích lũy để cung cấp thông tin pha Ví dụ ta chỉ sử dụng 12 bít cao của đầu ra phần còn lại cắt bỏ Để hiểu về việc cắt tín hiệu đầu ra bộ tích lũy pha ta sử dụng khái niệm “bánh pha số” Ta xem xét một bộ DDS đơn giản sử dụng bộ tích lũy pha 8 bít và chỉ sử dụng 5 bít cao cho phân giải pha Với một bộ tích lũy pha 8 bít, độ phân giải pha là 1.41 độ

Hình 8: Sai số do cắt bít và “bánh” pha

Nếu chỉ có 5 bít quan trọng nhất được sử dụng để tạo thông tin pha thì độ phân giải trở thành 11.25º, được mô tả trong hình vẽ là những chấm đỏ Giả sử bước đếm là

6, góc pha đầu tiên tương ứng với bước nhảy 6 của bộ tích lũy pha mô tả trong hình

vẽ Lưu ý rằng bước nhảy pha đầu tiên rơi vào phần dưới của điểm màu đỏ thứ 1, do

đó tăng sự khác nhau giữa pha của bộ tích lũy pha và pha với độ phân giải 5 bít Sự khác nhau này dẫn tới sự sai pha 6*1.41 = 8.46 độ

Trong bước pha thứ 2 của bộ tích lũy pha, nằm giữa điểm thứ nhất và điểm thứ 2 của vòng chấm màu đỏ và kết quả là dẫn tới sự sai pha góc E2…

Rõ ràng rằng, sai pha do cắt từ pha lối ra sẽ dẫn tới sai số trong biên độ khi ánh

xạ Những sai số này sẽ tuần hoàn bởi vì sau một số vòng quay pha của bộ tích lũy pha

và pha bị cắt sẽ trùng nhau Vì biên độ sai số này là tuần hoàn trong miên thời gian, do

đó chúng sẽ xuất hiện như phổ vạch trong miền tần số và cái này được gọi là phase truncation spurs (các vệt tạo bởi sự cắt pha)

Người ta đã chỉ ra rằng, biên độ và sự phân bố của các vệt tạo bởi sự cắt pha là phụ thuộc vào 3 hệ số là kích thước bộ tích lũy pha (A bít), kích thước từ pha (P bít)

và từ điểu chỉnh (T bít)

3.3.1 Biên độ các vệt

Có những từ chỉnh pha không gây ra các vệt trong khi những từ khác gây ra các vệt ở mức cao Nếu đại lượng A – P bằng 4 hoặc nhiều hơn thì mức spur cực đại được chỉ ra là gần xấp xỉ -6.02P dBc ( nghĩa là 6.02P dB ứng với tần số từ điều chỉnh) Vì vậy một DDS 32 bít với từ pha 12 bít sẽ gây ra các vệt tạo bởi sự cắt pha không nhiều hơn -72dBc không quan tâm tới việc chọn từ điều chỉnh Những từ điều chỉnh có mức vệt cực đại là những từ thỏa mãn điều kiện sau:

Một từ A bít tương ứng với bộ tích lũy pha A bít P bit cao xây dựng nên từ pha

Từ điều chỉnh T được tạo thành từ A-1 bit ít quan trong nhất Như chỉ ra trong hình vẽ bất cứ từ chỉnh pha nào có 1 bit 1 ở vị trí A-P-1 và 0 ở những bits sau nó sẽ thu được trường hợp xấu nhất mức phase truncation spur lơn nhất -6.02dBc

Trường hợp khác nếu từ điều chỉnh thỏa mãn phương trình:

GCD(T, 2( A- P )) = 2(A-P)

Thì sẽ không có các vệt tạo bởi sự cắt pha Để thỏa mãn phương trình này dạng của từ điều chỉnh phải như sau:

Hình 10: Mẫu từ điều chỉnh không gây ra phase truncation spur

3.3.2 Phân bố các vệt tạo bởi sự cắt pha

Để phân tích chính xác phân bố của các vệt tạo bởi sự cắt pha là khá phức tạp Vì vậy chúng ta chỉ xem xét sơ qua ở mức độ trực giác

Đầu tiên chúng ta phải nhớ rằng lõi của DDS bao gồm một bộ tích lũy pha, nó sẽ cộng thêm vào nó giá trị từ điều chỉnh liên tục Vài sự lặp lại của quá trình này chỉ ra trên hình vẽ:

Hình 11: Dãy tích lũy pha

Khởi tạo, bộ tích lũy pha chưa giá trị của từ điều chỉnh Sau mỗi chu kỳ xung giá trị từ điều chỉnh lại được cộng thêm vào bộ tích lũy pha Chúng ta lưu ý rằng bộ tích lũy pha có tính chất modul 2A, vì vậy sau một số bước giá trị trong bộ tích lũy pha sẽ được lặp lại Số các bước đòi hỏi để hoàn thành quá trình này gọi là Grand Repitition Rate1) (GRR) Công thức để xác đinh GRR là:

GRR = 2A/ GCD (T, 2A)

Tín hiệu đầu ra có thể coi như là sự chồng chập của tín hiệu có độ phân giải (khi không xảy ra cắt bỏ) và tín hiệu sai số, tín hiệu sai số là nguồn gây nên ồn kí sinh (spurious noise) Vì tín hiệu sai số xác định bởi từ bị cắt bớt, nên phân tích từ đấy có thể cho ta vài cách nhìn về tính chất của tín hiệu sai số Do đó chúng ta sẽ tập trung vào từ cắt bị bỏ và bỏ qua từ pha

Nếu chỉ xem xét những bít bị cắt bỏ, có thể xác định chu kỳ mà từ bị cắt bỏ lặp lại Có nghĩa là GRR của từ cắt bỏ Ví dụ như trong hình vẽ trên Từ bị cắt bỏ dài 12 bít, từ bị cắt bỏ có thể xem như bộ tích lũy pha B bít với một từ chỉnh pha tương đương được cho bởi công thức:

ETW = T modul 2B

Ở đây T là từ điều chỉnh gốc, kết quả của phương trình này chẳng có gì khác là phần từ cắt bỏ của từ điều chỉnh gốc Trong ví dụ trên A=20, T = 182898, nên EWT =

2674 Với A = 12, T = 2674 ta có GRR = 2048 do đó sau mỗi 2048 chu kỳ từ bị cắt bỏ

sẽ lặp lại dãy giá trị của nó Vì vậy tại thời điểm này chúng ta biết rằng có một tín hiệu sai số tuần hoàn trên một khoảng thời gian 2048 chu kỳ

Còn tác động của từ bị cắt bỏ bên trong chu kỳ này chúng ta có thể hiểu được khi

để ý tới dung lượng của từ bị cắt bỏ là 2B Chia dung lượng cho ETW chúng ta xác định được số xung gây tràn bộ tích lũy pha Trước khi chia cho ETW chúng ta lưa ý rằng bit MSB của ETW là 1 Điều này gợi ra rằng chu kỳ tràn là nhỏ hơn 2 chu kỳ xung, hay nói cách khác ngụ ý rằng tần số được tạo ra có thể gây chồng phổ Vì vậy, chúng ta phải điều chỉnh ETW bằng cách trừ nó khỏi từ bị cắt bỏ, vì vậy từ điều chỉnh ETW = 1422 Nếu bít lớn nhất trong ETW bằng 0, quá trình điều chỉnh méo có thể không cần thiết

Bây giờ chúng ta biết rằng dung lượng của từ cắt bỏ và ETW điều chỉnh chúng ta

có thể xác định được chu kỳ tràn của từ cắt bỏ

1) Tốc độ lặp lại từ tích lũy pha

1024 tần số rời rạc, những tần số này tạo nên các vệt nhiễu

Thêm nữa, phổ của dãy từ cắt bỏ sẽ có liên quan tới phổ của dạng sóng răng cưa Tần số cơ bản của xung răng cưa là Fs * ( ETW/capacity ) tức 0.3472Fs trong ví dụ đã cho Phổ của dạng sóng răng cưa bao gồm các hài của tần số cơ bản Vì chúng ta thấy rằng có 1024 tần số liên quan tới dãy từ cắt bỏ, do đó phổ bao gồm các dạng sóng tam giác có tần số cách nhau 0.3472Fs Điều này làm mở ra một vùng tần số 355.5Fs Điều này dẫn tới sự chồng phổ do các hài bậc cao hơn vào băng thông Nyquist Hình vẽ dưới đây minh họa hiện tượng này

Hình trên cùng chỉ ra một phần phổ của dạng xung răng cưa Hình giữa chỉ ra sự ánh xạ của phổ này do chồng phổ (aliasing) Lưu ý rằng sự chồng phổ (aliasing) gây ra các vệt trong giải tần số là số lẻ của Fs/2 ánh xạ trực tiếp vào vùng Fs/2 Trong khi các

vệt xuất hiện do dải tần số là chẵn lần Fs/2 được ánh xạ như là ảnh gương vào vùng Fs/2, như là tính chất của hiện tượng chồng phổ (aliasing) Hình cuối cùng chỉ ra vùng Fs/2 với các đường phổ ánh xạ lại Đây là phổ vệt do cắt bỏ đầu ra bộ tích lũy thực tế tạo bởi DDS Lưu ý là hình vẽ trên chỉ ánh xạ trong vùng 3Fs

ra các vệt tần số gián đoạn tới đầu ra của DDS và những vệt này được đề cập tới như

là các vệt tạo bởi sự cắt pha

Biên độ của các vệt tạo bởi sự cắt pha có cận trên xác định bởi số bít P trong từ pha (phase word) Sự phân bố là không dễ dàng để phân tích như biên độ Tuy nhiên

có thể giải thích rằng phần từ bị cắt bỏ có thể xem như là nguồn gây ra sai số, tín hiệu sai số này là dạng sóng răng cưa với tần số là Fs*(ETW/2B) Với Fs là tần số xung đồng hồ hệ thống chuẩn Số hài của tần số này phải được xem xét khi phân tích các vệt tạo bởi sự cắt pha, cho bởi 2B/GCD(2B,ETW) Điều này tạo nên sự phân bố các vệt tạo bởi sự cắt pha tạo bởi DDS

3.4 Các nguồn gây ra các vệt khác của DDS

Ta đã nghiên cứu hai nguồn gây ra các vệt là độ phân giải bộ biến đổi DAC và sự cắt pha Các nguồn khác bao gồm:

- Sự không tuyến tính của DAC

- Sự chuyển mạch (switch transients) liên quan tới DAC

- Clock feedthrough

Sự phi tuyến tính của DAC là một kết quả của sự bất lực trong thiết kế DAC hoàn hảo Sẽ luôn luôn có một sai số so với mức đầu ra mong đợi Nhà sản xuất DAC biểu diễn sai số này là DNL (differential nonlinearity) và INL (integral nonlinearity) Kết quả thực của DNL và INL đó là mối quan hệ giữa đầu ra mong đợi của DAC và đâu ra thực tế của nó là không hoàn toàn tuyến tính Điều này có nghĩa rằng một tín hiệu đầu vào sẽ được biến đổi qua một quá trình phi tuyến trước khi xuất hiện ở đầu ra Nếu một tín hiệu sin số hoàn hảo được đưa vào DAC, quá trình phi tuyến gây cho đầu

ra gồm tín hiệu mong đợi cộng với các hài Do đó sóng sin là bị méo, dạng sai số này được gọi là méo hài (harmonic distorsion) Kết quả là gây ra các vệt trong phổ đầu ra Biên độ của các vệt này là không dự báo được vì chúng có mối quan hệ điều hòa với tần số đầu ra của DDS Nói chung với tần số đầu ra fo, tần số của hài thứ n là n*fo Tuy nhiên nhớ rằng DDS là một hệ thống lấy mẫu do đó tiêu chuẩn Nyquist được áp vào, do vậy với những hài có tần số lơn hơn Fs/2 sẽ xuất hiện ảnh (alias) trong vùng 0 – Fs/2 Vùng Nyquist thứ 2 từ 1/2Fs tới Fs, tương tự vùng thứ 3 từ Fs tới 1,5Fs Những tần số trong vùng Nyquist lẻ được ánh xạ trực tiếp lên vùng đầu tiên, còn những vùng chẵn ánh xạ dạng ảnh gương tới vùng tần số Nyquist đầu tiên

Hình 14: Vùng Nyquist và ánh xa của các tần số bên ngoài băng Nyquist

Quá trình để xác định tần số bị ánh xạ của hài thứ N được xác định theo cách sau:

- Cho R là phần dư của phép chia (N*Fo)/Fs, với N là số nguyên

- Cho SPURn là tần số bị ánh xạ (aliased) của spur của hài thứ N

- Thì SPURn = R nếu (R <= 1/2Fs), trong trường hợp khác SPURn = Fs – R Cách trên giúp ta xác định được vị trí của các vệt của các hài (harmonic spurs) cái gây ra bởi sử phi tuyến của DAC thực tế Như đề cập trước đây, biên độ của vệt là không thể dự báo trước vì nó quan hệ trực tiếp tới tổng lượng phi tuyến bởi DAC Nguồn khác gây ra vệt là chuyển mạch, phát sinh do kiến trúc vật lý bên trong DAC Tính chất của sự chuyển mạch rìa lên hay rìa xuống không đối xứng thí dụ như

là thời gian tăng giảm không bằng nhau cũng sẽ góp phần vào méo hài Lượng méo là được xác định bởi tác động xoay chiều hay hàm chuyền động Sự chuyển có thể gây nên sự rung trên rìa lên hay rìa xuống của tín hiệu đầu ra Sự rung có xu hướng xuất hiện tại tần số cộng hưởng liên quan tới mạch điện và có thể thể hiện như là vệt ở trong phổ đầu ra

Clock feed-through là nguồn khác gây vệt ở phổ đầu ra Nhiều thiết kế trộn tín hiệu bao gồm một hay nhiều mạch xung tần số cao trên chip Hiếm thấy những tín hiệu xung này tại đầu ra DAC do cách mắc tụ và cảm ứng Rõ ràng bất cứ cách mắc của tín hiệu xung vào đầu ra DAC đều gây ra vạch phổ tại tần số của tín hiệu xung tham chiếu Những tín hiệu xung đồng hồ có thể được nối tới xung lấy mẫu của DAC, điều này gây ra tín hiệu đầu ra của DAC có thể bị điều chế bởi tín hiệu xung đồng hồ Kết quả gây ra vệt Kỹ thuật sản xuất và cách bố trí là biện pháp chống lại việc nhiễm các tín hiệu sinh này Ví trí phổ của clock feed-through là dự báo được vì tần số xung bên trong của thiết bị là hoàn toàn biết rõ Do đó, vệt clock feed-through có thể được tìm thấy ở phổ đầu ra trùng khớp với ảnh (alias) của chúng hoặc là tại vị trí lệch so với tần

số đầu ra trong trường hợp điều chế

3.5 Hiệu năng vệt giải rộng

Hiệu năng vệt giải rộng là đại lượng của giá trị vệt của phổ đầu ra DDS trên toàn

bộ dải thông Nyquist Các vệt giải rộng trong trường hợp xấu nhất thường là vì DAC tạo nên các hài Hiệu năng vệt dải rộng của DDS phụ thuộc vào cả chất lượng của DAC và kiến trúc lõi của DDS Như ta đã biết, lõi của DDS là nguồn cho các vệt tạo bởi sự cắt pha Mức độ spur giới hạn bởi số bít của từ bị cắt bỏ, và sự phân bố của nó

là hàm của từ điều chỉnh Nói chung, phase truncation spur sẽ phân bố tùy tiện dọc theo phổ đầu ra và phải được xem xét là một phần công suất spur giải rộng của hệ thống DDS

3.6 Hiệu năng vệt giải hẹp

Hiệu năng vệt giải hẹp là đại lượng đo phổ đầu ra của DDS trên dải băng rất hẹp (nhỏ hơn 1% tần số đồng hồ hệ thống) là trung tâm của tần số đầu ra DDS Hiệu năng vệt dải hẹp chủ yếu phụ thuộc vào độ sạch của xung đồng hồ hệ thống Ở mức độ ít hơn, nó phụ thuộc vào sự phân bố vệt liên quan tới sự cắt từ pha Yếu tố sau chỉ là một

hệ số, tuy nhiên khi các vệt do cắt từ pha xuất hiện sẽ rơi vào rất gần tần số đầu ra của DDS

Nếu xung đồng hồ hệ thống chịu rung (jitter) thì DDS sẽ bị kích ở những khoảng thời gian không chuẩn Kết quả là sự lan rộng của vạch phổ tại tần số đầu ra DDS Mức độ lan rộng là tỉ lệ với lượng jitter có mặt Hiệu năng dải hẹp bị tác động mạnh khi xung đồng hồ hệ thống được điều khiển bởi PLL (Phase-Locked Loop) Tính chất của PLL là liên tục điều chỉnh tần số và pha của tín hiệu đầu ra theo tín hiệu tham chiếu Sự điều chỉnh liên tục thể hiên lên như là ồn pha trong phổ đầu ra của DDS

3.7 Dự báo và khái thác vệt “sweet spots” trong dải điều chỉnh của DDS

Trong nhiều ứng dụng, tần số đầu ra không cần phải ép buộc tới một giá trị cụ thể Đúng hơn là, người thiết kế được tự do lựu chọn bất cứ tần số nào trong một dải chỉ rõ cái thỏa mãn yêu cầu hệ thống Thường những ứng dụng này chỉ ra yêu cầu về

ồn vệt (spurious noise) Trong những ứng dụng này, tín hiệu ra được lọc dải thông để cho chỉ cho qua dải tần số xung quanh tần số trung tâm là cực kỳ quan trọng Trong ví

dụ này người thiết kế có thể lựa chọn một tấn số đầu ra cái nằm bên trong băng thông mong đợi nhưng thu được nhiễu vệt rất nhỏ bên trong dải thông

Như đề cập trước, các vệt của hài là dự báo được trong phổ đầu ra Biết vị trí của vệt này và ảnh (alias) của chúng có thể giúp người thiết kế lựa chọn được một tần số đầu ra tối ưu nhất Đơn giản chỉ cần lựa chọn một tần số cơ bản cái thu được vệt của hài nằm bên ngoài dải thông mong đợi Hơn nữa những hiểu biết về phase vệt do cắt từ pha có thể có ích Chọn từ điều chỉnh thích hợp có thể tạo ra vệt nhỏ trong giải thông quan tâm Sự dụng những kỹ thuật này người thiết kế có thể lựa chọn tần số đầu ra với nhiễu vệt (spurious noise) nhỏ trong dải băng thông mong đợi Điều này có thể làm tăng nhiễu bên ngoài băng thông, nhưng trong nhiều ứng dụng bộ lọc dải thông được dùng để triệt tiêu tốt những tín hiệu này

3.8 Xem xét sự biến động (Jitter) và ồn pha trong hệ thống DDS

Độ sạch phổ cực đại thu được của sóng sin tổng hợp cuối cùng liên quan tới độ sạch xung hệ thống dùng để điều khiển DDS Điều này vì thực tế rằng trong hệ thống

lấy mẫu khoảng thời gian lấy mẫu mong đợi là hằng số Tuy nhiên giới hạn thực tế làm cho khoảng thời gian lấy mẫu hoàn toàn không đổi là không thể Luôn luôn có sự biến đổi trong khoảng thời gian giữa hai mẫu dẫn tới lệch khỏi khoảng lấy mẫu chuẩn Sự lệch này được đề cập tới như là sự biến động thời gian (timming jitter) Có hai nguyên nhân chính cái gây nên sự biến động (jitter) xung đồng hồ hệ thống Thứ nhất là ồn nhiệt và thứ hai là nhiễu ghép (coupling noise)

Ồn nhiệt được tạo ra từ chuyển động ngẫu nhiên của electron trong mạch điện Bất cứ thiết bị nào cản trở dòng điện thì cũng là một nguồn gây ồn nhiệt Vì ồn nhiệt là ngẫu nhiên vì vậy phổ tần số của nó là vô hạn Thực tế trong băng thông được cho, công suất ồn nhiệt tạo bởi một điện trở cho trước là cố định Điều này dẫn tới phương trình điện áp nhiễu tạo bởi điện trở R và băng thông B:

VNOISE = 4kTRB

Ở đây Vnoise là điện áp căn quân phương, k là hằng số boltzmann, T là nhiệt độ tuyệt đối ºK , R là điện trở đơn vị ohms, B là băng thông đơn vi Hertz Vì vậy ở băng thông 3000 Hz, nhiệt độ phòng 300 ºK, điện trở 50ohms gây ra điện áp ồn 49.8nVrms Điều quan trọng là lưu ý rằng, nó không tạo ra sự sai khác tại vị trí của tần số trung tâm Điện áp ồn của điện trở 50ohms tại nhiệt độ phòng là 49.8nVrms dù đo tại 10 kHz hay 10 MHz miễn là băng thông đo là 3kHz

Ẩn í ở đây là mạch được sử dụng để tạo ra xung đồng hồ nó luôn luôn phô ra một lượng có hạn sự biến động thời gian (timing jitter) vì ồn nhiệt Do đó, ồn nhiệt là hệ số giới hạn xuất hiện tối thiểu hóa sự biến động thời gian

Nguồn thứ hai gây nên biến động thời gian là nhiễu ghép Nhiễu ghép có thể ở dưới dạng nhiễu ghép nội (locally couped noise) gây bởi xuyên kênh và/hoặc vòng tiếp đất (ground loops) bên trong hoặc gần kề với vùng xung quanh của mạch Nó cũng có thể được đưa vào từ nguồn cách xa mạch Nhiễu đi vào trong mạch từ môi trường xung quanh gọi là EMI (electromagnetic interference – nhiễu cảm ứng điện từ) Nguồn EMI có thể bao gồm đường điện (power line), máy phát radio và tivi mô-tơ điện…

Sự tồn tại của sự biến động (jitter) dẫn tới câu hỏi: “sự biến động thời gian của xung đồng hồ hệ thống của một thiết bị DDS tác động tới phổ tín hiệu sin tổng hợp như thế nào?” Điều này có thể được giải thích tốt nhất qua hình sau, là một mô phỏng mathcad của một sóng sin bị jitter

Hình 15: Tác động của sự biến động xung hệ thống

Hình a-c là biểu diễn của tín hiệu tần số 25 Hz mở rộng ra 10 Hz xung quanh Hình d-e là phiên bản phóng to của hình trên để ta có thể quan sát phổ gần tần số cơ bản Hình a và d là phổ của tín hiệu sin sạch tại tần số 25 Hz, nó là một vạch tại tần số

25 Hz Đây là biểu hiện của một tín hiệu sin sạch Sự mở rộng ở hình d là do độ phân giải có hạn của FFT được sử dụng trong mô phỏng này

Hình b-e cũng chỉ ra tín hiệu đó nhưng kèm theo sự biến động thời gian tuần hoàn Sự biến động (jitter) biến đổi ở tần số 1 Hz có biên độ 0.1% của chu kỳ của tần

số cơ bản 25 Hz Vì chu kỳ cơ bản là 40 ms, nên biên độ của sự biến động (jitter) là 40

µs tại đỉnh Do đó sự lấy mẫu tần số cơ bản xuất hiện tại những khoảng thời gian không đều Thay vào đó lúc lấy mẫu có một sai số thời gian điều này gây ra các điểm lấy mẫu xuất hiện xung quanh điểm lấy mẫu lý tưởng tại tốc độ 1 Hz với độ lệch đỉnh

40 µs Lưu ý rằng sự biến động (jitter) hình sin trong xung lấy mẫu gây ra sự điều chế dải biên xuất hiện trong phổ Tần số của sự biến động (jitter) có thể dễ dàng được xác định bằng cách tách dải biên khỏi tần số cơ bản Biên độ biến động (jitter) có thể được xác định bằng mối quan hệ với biên độ dải biên Công thức dưới đây có thể sử dụng để chuyển đổi từ dBc tới biên độ jitter tối đa

Biên độ jitter tối đa bằng [10(dBc/20)]/π.Với trường hợp trên, ở đây biên độ dải biên là -50dBc, biên độ sự biến động (jitter) cực đại là:

[10(-50/20)]/π= 0.001 (or 0.1%) Giá trị này có quan hệ với chu kỳ của tần số cơ bản Biên độ biến động (jitter) tuyệt đối có thể tìm được bằng cách nhân kết quả này với chu kỳ tần số cơ bản Do đó biên độ biến động jitter là 40 µs

Hình c và f chỉ ra một tín hiệu sạch nhưng được thêm vào với sự biến đổi thời gian ngẫu nhiên Điều này ngụ ý rằng thời điểm lấy mẫu thực tế dao động xung quanh điểm lấy mẫu lý tưởng theo cách ngẫu nhiên Biến đông (jitter) theo ví dụ trên theo phân bố Gauss Lưu ý trong hình c sự biến đổi ngẫu nhiên trong xung lấy mẫu dẫn tới

sự tăng trong mức nhiễu nền Hơn nữa xem xét d và f ta thấy có một sự mở rộng tần số

cơ bản Sự mở rộng này được gọi bằng thuật ngữ ồn pha (phase noise)

3.9 Xem xét bộ lọc đầu ra

Về cơ bản, DDS là một hệ thống lấy mẫu Như thế phổ đầu ra của một hệ thống DDS là vô hạn Dù thiết bị có được chỉnh tới một tần số cố định,nhưng tần số điều chỉnh vẫn phải nằm trong băng thông Nyquist Thực tế phổ đầu ra bao gồm tần số f0 và các tần số gây chồng phổ được chỉ ra ở hình sau:

Hình 16: Phổ đầu ra DDS

Đường bao sinc là kết quả của zero-order-hold1) dính tới mạch đầu ra của DDS (đặc trưng là DAC) Các ảnh của f0 là vô hạn, song biên độ giảm dần do đáp ứng sinc Hình vẽ chỉ mô tả phổ đâu ra do ảnh hưởng quá trình lấy mẫu còn các vệt chúng ta bỏ qua

Trong hầu hết các ứng dụng, các phiên bản dịch của tần số cơ bản là không mong đợi Do đó đầu ra của DDS thường được cho qua bộ lọc anti-aliasing thông thấp Đáp ứng tần số của một bộ lọc anti-aliasing lý tưởng là đồng nhất trên băng thông Nyquist

và bằng 0 ở những nơi khác Tuy nhiên một bộ lọc như thế là không thể xây dựng được Một bộ lọc tốt nhất có thể hi vọng là đáp ứng phẳng vừa phải trên vài phần trăm

1) là một mô hình thuật toán để xây dựng DAC

băng thông Nyquist ( khoảng 90%) với sự tăng nhanh sự suy giảm khi lên tới tần số Fs/2 và suy giảm đủ với tần số bên ngoài Fs/2

Hình 17: Bộ lọc anti-alias

Bộ lọc anti-alias là thành phần quan trọng trong hệ thống DDS Những yêu cầu phải áp lên bộ lọc là phụ thuộc rất lớn vào chi tiết DDS Trước khi thảo luận đa dạng các loại hệ thống DDS, chúng ta xem xét lại về một số dạng bộ lọc trên miền thời gian

và tần số

Trước tiên phải hiểu rõ mối quan hệ giữa miền thời gian và tần số khi áp dụng cho bộ lọc Trên miền thời gian chúng ta quan tâm tới cách hoạt động của bộ lọc qua thời gian Ví dụ, chúng ta có thể phân tích một bộ lọc trong miền thời gian bằng cách đưa một xung vào và quan sát đầu ra trên dao động ký Dao động ký hiển thị đáp ứng đầu ra của bộ lọc ứng với xung trên miền thời gian

Hình 18: Đáp ứng miền thời gian

Khi làm việc với bộ lọc hay bất kỳ một hệ thống tuyến tính nào, có một trường hợp đặc biệt của đáp ứng trong miên thời gian rất cơ bản khi mô tả hiệu năng bộ lọc, gọi là đáp ứng xung Đáp ứng xung là đáp ứng ứng với xung lối vào lý tưởng Thông thường khi xem xét cách hoạt động của bộ lọc, xem xét trên miền tần số được lựa chọn

để thay thế xem xét trên miền thời gian Trong trường hợp này chúng ta dùng máy phân tích phổ thay cho dao động ký Đáp ứng tần số của bộ lọc đo có bao nhiêu tín hiệu mà bộ lọc cho phép truyền qua ở một tần số cho trước Các tham số đặc trưng cho

bộ lọc mà chúng ta quan tâm là tần số cắt fc, dải dừng fs, độ suy giảm giải thông cực đại Amax và độ suy giảm giải dừng cực tiểu Amin

Và đôi khi chúng ta phải từ bỏ cái này để đổi lấy cái khác giữa 2 miền Ví như một đáp ứng trong miền thời gian trơn và một đáp ứng trong miền tần số nhọn Một bộ lọc với đáp ứng trong miền thời gian trơn thì sẽ không thu được một lớp chuyển nhọn giữa dải thông và dải chặn Cho tới này thì chỉ có 2 hướng mô tả là đáp ứng trong miền thời gian và đáp ứng trong miền tần số Một tham số quan trọng khác là trễ nhóm (liên quan tới đáp ứng trong miền thời gian) Trễ nhóm là đơn vi đo tốc độ tín hiệu của các tần số khác truyền qua bộ lọc Nói chung, trễ nhóm tại một tần số là không giống với trễ nhóm tại một tần số khác, trễ nhóm là một đại lượng đặc trưng phụ thuộc tần số Điều này có thể gây ra một vấn đề khi bộ lọc phải cho qua một nhóm các tần số đồng thời Vì việc truyền tần số khác nhau với một tốc độ khác nhau nên các tín hiệu có xu

hướng trải ra khỏi nhau trong miền thời gian Điều này trở thành một vấn đề trong ứng dụng truyền thông dữ liệu băng rộng, điều quan trọng đó là các tín hiệu gửi qua bộ lọc phải có mặt tại đầu ra bộ lọc tại một thời điểm

Có nhiều lớp bộ lọc trong các tài liệu kỹ thuật Tuy nhiên trong hầu hết các lĩnh vực ứng dụng chúng ta có thể thu hẹp tới 3 họ bộ lọc cơ bản Mỗi dạng bộ lọc được tối

ưu cho một tính chất đặc trưng trong miền thời gian hoặc tần số Ba dạng bộ lọc đó là Chebyshev, Gaussian, Legendre Những ứng dụng bộ lọc yêu cầu một đáp ứng nhọn

về mặt tần số thì tốt nhất dùng bộ lọc Chebyshev Tuy nhiên, phải thừa nhận rằng rung

và quá mức (overshoot) trong miền thời gian không phải là vấn đề đối với những ứng dụng như thế Ngược lại, những ứng dụng bộ lọc với yêu cầu tính chất trong miền thời trơn (overshoot, ringing tối thiểu và trễ nhóm là hằng số) tốt nhất dùng họ bộ lọc Gaussian Trong những ứng dụng này thì sự chuyển nhọn là không phải là yêu cầu Với những ứng dụng khác với các yêu cầu nằm giữa hai lựa chọn trên thì họ lọc Legendre là lựa chọn tốt nhất

3.9.1 Đáp ứng của họ Chebyshev

Họ Chebyshev nói chung cho đặc trưng trong miền tần số sắc nét (sharp) Như thế đáp ứng trong miền thời gian kém với quá ngưỡng (overshoot) và rung (ringing) đáng kể, còn trễ nhóm phi tuyến Điều này làm cho bộ lọc Chebyshev hợp với các ứng dụng mà trong đó đặc trưng miền tần số cần quan tâm vượt trội, trong khi đặc trưng thời gian là ít quan trọng

Họ Chebyshev có thể được chia thành 4 dạng đáp ứng con Đó là đáp ứng Butterworth, đáp ứng Chebyshev, đáp ứng Inverse Chebyshev và đáp ứng Cauer-Chebyshev (cũng được gọi là elliptical-tĩnh lược) Hình vẽ dưới đây chỉ ra đáp ứng thông thấp chung của các dạng bộ lọc Chebyshev

Hình 20: Đáp ứng của các bộ lọc họ Chebyshev

Đáp ứng Butterworth là đều đều Mức suy giảm tăng liên tục khi tần số tăng; điều này có nghĩa không có ripple trong đường cong suy giảm Trong các bộ lọc thuộc

họ Chebyshev,dải thông của đáp ứng Butterworth là gần như phẳng nhất Tần số cắt của nó tại điểm độ suy giảm là 3dB Độ suy giảm tiếp tục tăng với tần số song tốc độ suy giảm chậm hơn

Đáp ứng Chebyshev đặc trưng bởi độ suy giảm gợn sóng (ripple) trong dải thông, theo sau là sự giảm đều của độ suy giảm trong dải chặn Nó có sự chuyển từ dải thông qua dải chặn là đột ngột hơn nhiều (sharper) so với đáp ứng Butterworth Tuy nhiên cái giá cho sự cuộn xuống dải chặn nhanh hơn là gợn sóng (ripple) trong dải thông Độ dốc của rolloff là trực tiếp tỉ lệ với biên độ của gợn sóng dải thông; gợn sóng lớn hơn, rolloff càng dốc hơn

Đáp ứng Inverse Chebyshev đặc trưng bởi sự tăng đều độ suy giảm trong giải thông và ripple trong dải chặn Tương tự với đáp ứng Chebyshev, gợn sóng trong dải chặn càng tăng thì có được sử chuyển dải thông sang dải chặn càng dốc hơn

Đáp ứng Elliptical cho sự chuyển dải thông sang dải chặn dốc nhất trong bất kỳ dạng bộ lọc Tuy nhiên phải chịu gợn sóng trong cả dải thông và dải chặn Với những ứng dụng liên quan tới bộ lọc anti-aliasing, đáp ứng Elliptical thường dùng vì vùng chuyển dốc của nó

3.9.2 Đáp ứng của bộ lọc họ Gauss

Đáp ứng họ gaussian thích hợp với những ứng dụng mà những đặc điểm trong miền thời gian là mối quan tâm chính Chúng cho nét đặc trưng trong miền thời gian trơn tru với ít cho tới không có sự rung và quá ngưỡng, thêm nữa là trễ nhóm là hằng

số Vì đáp ứng trong miền thời gian là quá tốt như vậy nên đáp ứng tần số không có dải chuyển tốt Trong thực tế, đáp ứng tần số là hoàn toàn đều Đường cong suy giảm luôn duy trì độ dốc âm và không có sự dựng lên về biên độ cả trong dải thông và dải chặn Đáp ứng họ Gaussian có thể được chia thành 3 dạng, mỗi dạng có một đặc điểm riêng Chúng là đáp ứng biên độ Gaussian, đáp ứng Bessel, và đáp ứng Equiripple Group Delay Hình vẽ dưới đây chỉ ra đáp ứng thông thấp chung của mỗi dạng bộ lọc Gaussian Mặc dù đáp ứng biên độ của các dạng này dường như có dạng giống nhau, nhưng mỗi cái có nét đặc trưng riêng Đáp ứng biên độ Gaussian được tối ưu để thu được đường cong đặc trưng cái gần như giống với phân bố Gaussian Đặc trưng trong miền thời gian có đáp ứng pha gần như tuyến tính với rung và quá ngưỡng rất nhỏ Trễ nhóm là không hoàn toàn là hằng số, nhưng tốt hơn rất nhiều với họ Chebyshev