thiết kế mạch charge-pump

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN KHOA KỸ THUẬT MÁY TÍNH PHAN ĐÌNH DUY LÊ TRƯỜNG SA THIẾT KẾ MẠCH CHARGE PUMP BÁO CÁO THỰC TẬP TỐT NGHIỆP Ngành: Kỹ Thuật Máy Tính Lớp: KTMT01 NGƯỜI HƯỚNG DẪN : Kỹ sư Nguyễn Văn Kiên Thành phố Hồ Chí Minh – Năm 2010 1 LỜI CẢM ƠN Qua thời gian thực tập tại Trung tâm Nghiên cứu và Đào tạo Thiết kế vi mạch ICDREC - Đại học quốc gia thành phố Hồ Chí Minh, chúng tôi nhận thấy đây là một trung tâm nghiên cứu và phát triển các chương trình theo hướng thiết kế vi mạch và các hệ thống nhúng rất thành công ở nước ta. Trung tâm đã nghiên cứu các sản phẩm có ứng dụng rất lớn vào đời sống và kỹ thuật như các con chip Sigma K3, VN8-01, TH7150… Trong thời gian thực tập, chúng tôi xin chân thành cảm ơn sự giúp đỡ rất nhiều của các cán bộ của Trung tâm. Xin cảm ơn anh Hồ Quang Tây- Trưởng nhóm Analog đã hỗ trợ rất nhiều trong việc liên lạc và giới thiệu vào nhóm cũng như đã hỗ trợ rất nhiều về mặt kiến thức phục vụ cho việc thực tập ở trung tâm. Xin chân thành cảm ơn anh Nguyễn Văn Kiên – kỹ sư trong nhóm Analog đã trực tiếp hỗ trợ và hướng dẫn trong quá trình thực tập của chúng tôi. Chúng tôi cũng xin cảm ơn tất cả các anh trong nhóm Analog của trung tâm đã hỗ trợ cho chúng tôi hoàn thành việc thực tập ở trung tâm thiết kế vi mạch. Tuy nhiên,do đây là lần đầu tiếp xúc với công việc thực tế nên chúng tôi không tránh khỏi những thiếu sót trong quá trình tìm hiểu, trình bày và đánh giá về công việc tại trung tâm nghiên cứu và đào tạo thiết kế vi mạch nên rất mong được sự đóng góp của các thầy cô. Lê Trường Sa Phan Đình Duy 2 ĐÁNH GIÁ KẾT QUẢ THỰC TẬP CỦA KHOA 3 MỤC LỤC LỜI CẢM ƠN 1 ĐÁNH GIÁ KẾT QUẢ THỰC TẬP CỦA KHOA 2 MỤC LỤC 3 PHẦN 1: GIỚI THIỆU CƠ QUAN THỰC TẬP 4 1.1. TRUNG TÂM NGHIÊN CỨU VÀ ĐÀO TẠO THIẾT KẾ VI MẠCH 4 1.2. MỤC TIÊU CỦA CƠ QUAN 4 PHẦN 2: QUÁ TRÌNH THỰC TẬP 5 2.1. NỘI DUNG THỰC TẬP 5 2.2. LỊCH LÀM VIỆC TẠI CƠ QUAN THỰC TẬP 5 PHẦN 3: KẾT QUẢ ĐẠT ĐƯỢC 7 3.1. KIẾN THỨC LÝ THUYẾT 7 3.1.1. Công nghệ CMOS 7 3.1.2. Lý thuyết mạch Charge-pump 12 3.2. KỸ NĂNG THỰC HÀNH 16 3.2.1. Thiết kế mạch nguyên lý 16 3.2.2. Mô phỏng thiết kế 17 3.2.3. Layout 19 3.2.4. Design rule check 20 3.2.5. Layout verus schematic 20 TÀI LIỆU THAM KHẢO 21 4 PHẦN 1: GIỚI THIỆU CƠ QUAN THỰC TẬP 1.1. TRUNG TÂM NGHIÊN CỨU VÀ ĐÀO TẠO THIẾT KẾ VI MẠCH Trung tâm Nghiên cứu và Đào tạo Thiết kế Vi mạch (tên tiếng Anh là Integrated Circuit Design Reseach & Education Center, viết tắt là ICDREC) trực thuộc Khu Công Nghệ Phần Mềm - Đại học Quốc gia Tp. Hồ Chí Minh (VNU-ITP) được thành lập theo quyết định số 605/ĐHQG-HCM/KHCN của Đại học Quốc gia Tp. Hồ Chí Minh ngày 05.08.2005. 1.2. MỤC TIÊU CỦA CƠ QUAN Hình thành một trung tâm vi mạch hàng đầu tại Việt Nam trong các lĩnh vực đào tạo, nghiên cứu và chuyển giao công nghệ. • Về lĩnh vực đào tạo: Là địa chỉ có uy tín, đáng tin cậy trong việc đào tạo và cung cấp nguồn nhân lực cho ngành công nghệ vi mạch. • Về lĩnh vực nghiên cứu: Hình thành nhóm nghiên cứu thiết kế vi mạch trên cả hai lĩnh vực digital và analog, cả về front-end và back-end, có những công trình nghiên cứu và bài báo xứng tầm với khu vực • Về chuyển giao công nghệ: o Thực hiện các hợp đồng outsourcing với các công ty trong và ngoài nước. o Thực hiện các hợp đồng chuyển giao công nghệ (cụ thể là các IP) cho các công ty trong và ngoài nước. 5 PHẦN 2: QUÁ TRÌNH THỰC TẬP 2.1. NỘI DUNG THỰC TẬP • Tìm hiểu lý thuyết công nghệ thiết kế vi mạch CMOS VLSI. • Tìm hiểu lý thuyết và chức năng của vi mạch tăng áp Charge-pump • Vận dụng lý thuyết và thực hành thiết kế vi mạch charge-pump 5 tầng trên phần mềm chuyên dụng của Synopsys. (Bao gồm các bước Thiết kế, layout, DRC, LVS) • Viết bài báo cáo thực tập đầy đủ các bước trên. 2.2. LỊCH LÀM VIỆC TẠI CƠ QUAN THỰC TẬP Theo phân công của trung tâm ICDREC, lịch thực tập được xếp mỗi tuần 3 buổi trong thời gian 2 tháng tại trung tâm. Sau đây là lịch phân công cụ thể công việc trong các tuần: Tuần Thời gian Công việc được phân công 1 03/05 – 07/05 Làm quen với công việc ở trung tâm, nhận phân công công việc và nhận các tài liệu từ trung tâm. 2 10/05 – 14/05 - Nghiên cứu các tài liệu nhận từ trung tâm - Tìm các tài liệu có liên quan 17/05 – 21/05 - Thực hiện báo cáo các lý thuyết đã tìm hiểu về đề tài. - Làm quen sử dụng phần mềm thiết kế vi mạch Cdesign của Synopsys 3 21/5 Báo cáo kết quả làm việc 3 tuần đầu 4 24/05 – 28/05 - Hoàn thiện các lý thuyết các công thức tính toán - Thực hiện phát thảo sơ đồ nguyên lý của mạch trên phần mềm của Synopsys 31/05-04/06 - Vẽ sơ đồ Schematic trên phần mềm - Thực hiện mô phỏng các chức năng yêu cầu 5 04/06 Báo cáo kết quả công việc thiết kế sơ đồ nguyên lý 6 6 07/06 – 11/06 - Thực hiện xong mô phỏng thiết kế - Tiến hành vẽ layout cho mạch 14/06 – 18/06 - Hoàn thiện layout mạch - Extract các ký sinh và tiến hành mô phỏng chip 7 18/06 Báo cáo kết quả layout và mô phỏng 21/06 – 25/06 - Hoàn thiện các nguồn và các thành phần cuối cùng của chip - Viết báo cáo kết quả công việc cho trung tâm 8 25/06 Báo cáo Final Project 7 PHẦN 3: KẾT QUẢ ĐẠT ĐƯỢC 3.1. KIẾN THỨC LÝ THUYẾT 3.1.1. Công nghệ CMOS 3.1.1.1. Giới thiệu về công nghệ CMOS CMOS, viết tắt của "Complementary Metal-Oxide-Semiconductor" trong tiếng Anh, là thuật ngữ chỉ một lọai công nghệ dùng để chế tạo vi mạch tích hợp. Công nghệ CMOS được dùng để chế tạo vi xử lý, vi điều khiển, RAM tĩnh và các mạch logic số khác. Công nghệ CMOS cũng được dùng rất nhiều trong các mạch tương tự như cảm biến hình ảnh, chuyển đổi kiểu dữ liệu, và các vi mạch thu phát có mật độ tích hợp cao trong lĩnh vực thông tin. Trong tên gọi của vi mạch này, thuật ngữ tiếng Anh "complementary" ("bù"), ám chỉ việc thiết kế các hàm lôgíc trong các vi mạch CMOS sử dụng cả hai loại transistor PMOS và NMOS và tại mỗi thời điểm chỉ có một loại transistor nằm ở trạng thái đóng (ON). Hình 1: Cổng inverter theo kiểu CMOS Hai đặc tính cơ bản của các linh kiện được chế tạo bằng công nghệ CMOS là có độ miễn nhiễu cao và tiêu thụ năng lượng ở trạng thái tĩnh rất thấp. Các vi mạch CMOS chỉ tiêu thụ năng lượng một cách đáng kể khi các transistor bên trong nó chuyển đổi giữa các trạng thái đóng (ON) và mở (OFF). Kết quả là các thiết bị CMOS ít tiêu thụ năng lượng và tạo ra ít nhiệt hơn so với các loại mạch lôgíc khác như mạch transistor-transistor logic (TTL) hay mạch logic NMOS (khác với CMOS, NMOS chỉ 8 dùng tòan bộ transistor hiệu ứng trường kiểu n và không dùng transistor hiệu ứng trường kiểu p). CMOS cũng cho phép tích hợp các hàm lôgíc với mật độ cao trên chíp. Cụm từ "metal-oxide-semiconductor" bắt nguồn từ một qui trình chế tạo các vi mạch tích hợp CMOS trước đây. Qui trình này tạo ra các transistor hiệu ứng trường mà mỗi transistor có một điện cực cổng bằng kim loại được đặt lên trên một lớp cách điện bằng oxide phủ trên vật liệu bán dẫn. Ngày nay, thay vì dùng kim loại, người ta tạo ra điện cực cổng bằng một vật liệu khác, đó là polysilicon. Tuy nhiên vẫn giữ tên gọi là CMOS. 3.1.1.2. Chi tiết kỹ thuật Mạch logic CMOS dùng một tổ hợp hai lọai transistor hiệu ứng trường kim loại-oxide-bán dẫn (MOSFET) kiểu p và kiểu n để thực hiện các cổng logic và các mạch số khác mà chúng ta thấy trong máy vi tính, thiết bị viễn thông và xử lý tín hiệu. Mặc dầu mạch logic CMOS cũng có thể được thực hiện bằng linh kiện rời (chẳng hạn, những mạch rời mà bạn học trong môn mạch điện tử cơ bản), thông thường sản phẩm CMOS thương mại điển hình là vi mạch tích hợp bao gồm hàng triệu (hay hàng trăm triệu) transistor của cả hai kiểu được chế tạo trên một miếng silicon hình chữ nhật có diện tích trong khỏang 0,1 đến 4 cm vuông. Những miếng silicon như vậy thường được gọi là chip, mặc dầu trong công nghiệp người ta cũng gọi nó là die, có lẽ bời vì chúng được tạo ra từ việc cắt nhỏ (dicing) miếng bánh silicon hình tròn là đơn vị cơ bản của sự sản xuất dụng cụ bán dẫn. Hình 2: Mô hình kéo lên và kéo xuoogns của CMOS 9 Trong cổng logic CMOS, một số MOSFET kiểu n được sắp thành dạng mạch kéo xuống nằm giữa đầu ra của cổng với đường cung cấp nguồn điện áp thấp (thường được ký hiệu là V ss ). Thay vì dùng tải là điện trở như trong các cổng logic NMOS, cổng logic CMOS lại dùng tải là một số MOSFET kiểu p sắp thành dạng mạch kéo lên nằm giữa đầu ra của cổng với đường cung cấp nguồn điện áp cao (thường được ký hiệu là V dd ). Mạch kéo lên, gồm các transistor kiểu p, mang tính bổ túc ("bù") cho mạch kéo xuống, gồm các transistor kiểu n, sao cho khi các transistor kiểu n tắt thì các transistor kiểu p sẽ dẫn và ngược lại. 3.1.1.3. MOSFET Cấu trúc vật lý và ký hiệu của 2 loại MOS kiểu n và kiểu p cùng với ký hiệu của nó được thể hiện ở hình bên dưới. Hình 3: (a) Transitor NMOS (b) Transistor PMOS MOSFET được thể hiện ở hình dưới đây là MOSFET kiểu n, ở đây electron có thể đi từ cực nguồn qua cực máng thông qua kênh ở dưới lớp oxide của cực cổng (gate). Cả hai loại MOSFET kiểu n và kiểu p thì có cấu trúc tương tự nhau. [...]... charge-pump 1 tầng như trên, ta tiến hành thiết kế mạch charge-pump 5 tầng như sơ đồ nguyên lý dưới đây: Hình 12: Sơ đồ nguyên lý charge-pump 5 tầng 3.2.2 Mô phỏng thiết kế Để thực hiện mô phỏng các thông số của thiết kế, ta thực hiện tạo một testbench Ở đây ta sử dụng công cụ HSPICE để thực hiện công việc này 17 Sau đây là Nestlist của testbench được sử dụng để mô phỏng thiết kế: * Generated for: HSPICE * Design... Từ nguyên lý và cách hoạt động của các mạch charge-pump nói trên, ta tiến hành thiết kế một mạch charge-pump với các thông số kỹ thuật như bảng sau: Thông số Điện áp ra Điện dung tải Thời gian ramp-up Nguồn cung cấp Tần số dao động Dòng tải Giá trị 10 20 20 2.5 10 20 Đơn vị V pF us V MHz uA Dưới đây là sơ đồ nguyên lý 1 tầng của mạch charge-pump được thiết kế với các thông số M0,1= 0.4um/0.28u; M2,3=... dụng công cụ HSPICE và Waveview ta có được hình ảnh mô phỏng thông số của mạch như sau: 18 Hình 13: Điện áp ra của mạch charge-pump 3.2.3 Layout Tổng diện tích chip là: 165um x 96um Toàn bộ mạch được phân bố dạng hình chữ nhât như hình sau: Hình 14: Layout mạch charg-pump 5 tầng 19 3.2.4 Design rule check Hình 15: Kiểm ra luật thiết kế DRC 3.2.5 Layout verus schematic Hình 16: Kiểm tra LVS 20 TÀI LIỆU... chuyển mạch S1 và S3 đóng và tụ điện sẽ được nạp vào điện thế VDD Ở chu kỳ tiếp theo φb, các chuyển mạch S1 và S3 mở chuyển mạch S2 đóng, khi đó phần tụ điện đã tích một điện lượng: Q = CVDD từ chu kỳ trước đó Nghĩa là trong chu kỳ φb thì: Q = C ⋅ (Vout − V DD ) = C ⋅ V DD Vout = 2.V DD Từ cách hoạt động của mạch nhân đôi điện áp chúng ta đi đến khảo sát mạch charge pump MOSFET sau: 14 Hình 10: Mạch. .. Flash, các thiết kế PLL, … Chúng tạo ra các nguồn điện thế cao hơn điện thế hiện có để cung cấp cho các chip này hoạt động Ví dụ EPROM sử dụng điện thế có điện áp cao (khoảng 12V) để lập trình và xóa các phần tử nhớ khả trình trên EPROM Chúng ta sẽ xem xét một mạch charge pump MOSFET hoạt động như thế nào Trước tiên chúng ta lướt qua một mạch nhân áp đơn giản gồm 2 chuyển mạch và 1 tụ điện Hình 9: Mạch nhân... điện áp ra của mạch được tính theo công thức: Vout = VDD + n ⋅ ∆V Với ∆V có thể tính xấp xỉ bằng công thức sau: ∆V = V DD C − Rout I out C + C par Trong đó C = C0 = C1 và Cpar là điện dung ký sinh giữa các MOS Rout là đại lượng điện trở bị ảnh hưởng bởi điện trở dẫn qua các MOS khi nó hoạt động Chính vì thế Rout không tuyến tính và được biểu diễn bởi một hàm f nào đó Từ thiết kế mạch charge-pump 1 tầng... với mạch n tầng với n nút sẽ có: Vn′ = VDD + n(Vϕ′ − VD ) 15 MOSFET Tn+1 sẽ dẫn để tạo ra điện áp đầu ra cuối cùng là: Vout = VDD + (Vϕ′ − V D ) − VD  C Vout = VDD + N    C + C S   Vϕ − VD  − VD    Dòng điện tại đầu ra ứng với clock có tần số f là: I out = f (C + C S )VL với VL là điện áp ở RL 3.2 KỸ NĂNG THỰC HÀNH 3.2.1 Thiết kế mạch nguyên lý Từ nguyên lý và cách hoạt động của các mạch. .. hình mạch nhân áp Tuy nhiên mô hình này rất khó để có thể sử dụng trong các mạch điện nhỏ và càng khó hơn để tích hợp trong một chip Vì kích thước giới hạn của vi mạch tích hợp rất nhỏ nên các switch và tụ điện lớn khó có có thể tích hợp vào và phương pháp này sau đó được John F Diskson phát triển và tích hợp trong các vi mạch hiện đại ngày nay bằng sơ đồ nguyên lý sau: Hình 8: Sơ đồ nguyên lý mạch. .. Hoạt động của mạch này cũng tương tự như mạch nhân áp của CockcroftWalton, tuy nhiên các nút trong trong mắc xích là các diode sẽ được nối đi đôi với các tụ điện song song với nhau thay vì nối tiếp, nhờ vậy các tụ điện sẽ chịu được điện áp cao ở các nút trong mắt xích Nhờ vậy mà kích thước tụ điện sẽ nhỏ hơn và có thể tích hợp trong các mạch tích hợp 13 3.1.2.2 Nguyên lý hoạt động Gần đây mạch nhân áp... ngưỡng Vt thì lỗ bị thu hút để hình thành kênh loại p ngay bên dưới cổng, cho phép dòng điện chạy giữa máng đến nguồn 11 3.1.2 Lý thuyết mạch Charge-pump 3.1.2.1 Lịch sử phát triển Yêu cầu tạo ra các nguồn có điện áp lớn từ các nguồn điện áp nhỏ để cung cấp cho một số mạch điện là một yêu cầu đã nảy sinh từ khi ngành điện tử Năm 1931 nhà vật lý học – hóa học người Anh – Micale Faraday đã phát minh ra . Từ thiết kế mạch charge-pump 1 tầng như trên, ta tiến hành thiết kế mạch charge-pump 5 tầng như sơ đồ nguyên lý dưới đây: Hình 12: Sơ đồ nguyên lý charge-pump 5 tầng 3.2.2. Mô phỏng thiết. R L . 3.2. KỸ NĂNG THỰC HÀNH 3.2.1. Thiết kế mạch nguyên lý Từ nguyên lý và cách hoạt động của các mạch charge-pump nói trên, ta tiến hành thiết kế một mạch charge-pump với các thông số kỹ thuật. hiểu lý thuyết công nghệ thiết kế vi mạch CMOS VLSI. • Tìm hiểu lý thuyết và chức năng của vi mạch tăng áp Charge-pump • Vận dụng lý thuyết và thực hành thiết kế vi mạch charge-pump 5 tầng trên