Việc đồng bộ tín hiệu xung clock và tần số lấy mẫu ADC/DAC trong thiết kế trên phần cứng là rất quan trọng. Vì tần số lấy mẫu của ADC/DAC là 80 MHz và băng thông tín hiệu trong hệ thống 802.11n là 20 MHz (hoặc có thể là 40 MHz) nên tần số lấy mẫu là bội số của 20 MHz và 40 MHz phù hợp với lý thuyết lấy mẫu.
Để thay đổi tần số lấy mẫu phù hợp với tần số lấy mẫu của board, đề tài phải thay đổi từ tần số 1750Hz (Doppler) sang tần số 125000Hz (thời gianngõ ra của hệ số kênh truyền 8 us). Sau cùng, đề tài phải giảm tần số lấy mẫu xuống 48 lần để đạt được tốc độ lấy mẫu cuối cùng là 2604 Hz như hình 4.10.
Hình 4.10: Tốc độ lấy mẫu của hệ số kênh truyền.
Hình 4.11 trình bày rõ hơn về thiết kế, trong đó bộ Interpolation filter sẽ chuyển đổi tín hiệu từ tần số 1750 Hz lên 125000 Hz (tương ứng tín hiệu ngõ ra thay đổi 8us một lần). Sau đó, hệ thống sẽ qua bộ Downsampling để giảm tốc độ lấy mẫu 48 lần, đạt được tần số lấy mẫu ở 2604 Hz.
Hình 4.11: Interpolation trong mô hình kênh truyền TGn.
Để đạt được tần số lấy mẫu từ 1750 Hz sang 125000 Hz, ta phải dùng bộ upsample lên 500 lần và downsample 7 lần. Tuy nhiên, khi upsample lên 500 lần có thể không khôi phục được tín hiệu, do đó ta dùng 3 bộ upsample lần lượt là 10 lần,
Cuối cùng, ta downsample 48 lần để đạt tần số lấy mẫu 2604 Hz theo mô hình kênh truyền của TGn. Quá trình interpolation của đề tài được trình bày ở hình 4.12. Trong hình 4.12, đề tài tách việc upsample lên 500 lần bằng 4 bộ upsample là 5x5x5x4 lần để giảm sai số và khôi phục tín hiệu dễ dàng hơn khi xử lý.
Hình 4.12: Thiết kế bộ Interpolation.
Tóm lại, quá trình Interpolation với mục đích 1 sample dữ liệu khi truyền ra anten sẽ phải có dạng pulse, do đó upsample được sử dụng để chèn các zero vào tạo thành tín hiệu dạng pulse. Lý do thứ 2 là khi qua bộ PDP để tạo các hiệu ứng đa đường ở các thời điểm khác nhau, nếu PDP ở các khoảng thời gian lẻ như 2.5 us thì không thể xác định chính xác giá trị được, ta phải tăng tốc độ lấy mẫu (upsample) để lấy mẫu xảy ra tại các thời điểm như 0.5 us, 1 us, 1.5 us, 2 us, 2.5 us và ta lấy được chính xác giá trị. Lý do cuối cùng và quan trọng nhất là interpolation để điều chỉnh tốc độ lấy mẫu của hệ thống kênh truyền trùng với tốc độ lấy mẫu của board để chính xác trong việc kiểm tra, thử nghiệm với hệ thống MIMO phía phát và phía thu, cũng như vấn đề xử lý trên phần cứng board FPGA.
Kết quả kiểm tra trước và sau khối interpolation, tín hiệu kênh truyền sẽ tăng số mẫu nhưng không làm thay đổi dạng tín hiệu.