Tín hiệu nhận được ở 1 anten phía thu sẽ là tổng tín hiệu của tất cả các anten phát như mô tả ở hình 3.16.
Để thực hiện được kênh truyền MIMO với tín hiệu thu được ở phía thu là tín hiệu tổng hợp của nhiều Tap với độ trễ khác nhau đến phía thu cùng lúc. Ta phải sử dụng 1 bộ lọc để thực hiện được như mô hình bên dưới. Với các thông số lọc là các giá trị kênh truyền.
Mô hình của đề tài là mô hình 4x4 với 16 hệ số kênh truyền cho mỗi Tap nên ta phải cần 16 bộ lọc.
Tín hiệu thu được ở anten thu thứ 1 sẽ là tổng tín hiệu từ 4 anten phát đi qua bốn bộ lọc tương ứng h11, h12, h13, h14. Tương tự đối với anten thu 2, 3, 4 ta được tín hiệu ở phía thu.
CHƯƠNG 4: THIẾT KẾ BỘ MÔ PHỎNGKÊNH TRUYỀN MIMO TGN TRÊN NỀN FPGA
Chương 4 trình bày nội dung chính của đề tài là thiết kế bộ mô phỏng kênh truyền MIMO TGn sử dụng chương trình thiết kế phần cứng Synphony. Hệ thống mô phỏng kênh truyền MIMO theo chuẩn TGn bao gồm các khối tạo phân bố Rayleigh, tạo Doppler, xét sự tương quan trong không gian, ảnh hưởng Rician, bộ interpolation và các bộ lọc ghép tín hiệu phát và hệ số kênh truyền.
Việc thiết kế trên nền FPGA đòi hỏi dữ liệu phải thực hiện ở dạng nhị phân, không như dạng số thực ở Matlab nên vấn đề thiết kế sẽ có nhiều thách thức hơn. Do thiết kế trên phần cứng đòi hỏi khả năng xử lý của máy tính nhiều hơn và thật tế mô hình các chuẩn kênh truyền trong TGn chỉ khác nhau về số lượng đa đường và các thông số, bản chất quy trình và các ảnh hưởng cơ bản là giống nhau, do đó luận văn trình bày về thiết kế bộ mô phỏng kênh truyền MIMO 2x2 theo mô hình chuẩn B của TGn.
4.1 CÔNG CỤ THIẾT KẾ
Đề tài được thiết kế trên phần mềm Synphony. Đây là một công cụ của Synopsys nhằm hỗ trợ người sử dụng có thể lập trình HDL nhanh chóng các ứng dụng xử lý tín hiệu số. Synphony chạy trên nền Simulink của Matlab và thừa hưởng khả năng mô phỏng của Simulink. Vì vậy để sử dụng được Synphony người sử dụng cần biết về Matlab và Simulink trước.
Synphony tạo ra một môi trường thân thiện để thiết kế các hệ thống DSP. Nhờ những khối chức năng sẵn có, việc thiết kế trở nên dễ dàng. Người sử dụng có thể tạo ra ứng dụng mong muốn và mô phỏng bằng Simulink để kiểm tra kết quả. Quan trọng nhất là Synphony cung cấp công cụ chuyển đổi thiết kế thành dạng VHDL cho phép biên dịch và tổng hợp thành các cấu hình phần cứng, cho phép rút ngắn thời gian biến ý tưởng thành hiện thực.
Đặc điểm của Synphony là nó có các khối chứa bit và chu kỳ chính xác nên thực hiện được các chức năng về số học, lưu trữ, ví dụ như các giải thuật về sửa lỗi, về lọc. Hình 4.1 trình bày các cách biên dịch để chuyển từ sơ đồ thiết kế xuống phần cứng.
Hình 4.1: Quy trình thiết kế của Synphony [4]
Bước 1: Thiết kếmô hình và mô phỏng các thuật toán sử dụng các khối Synphony. Sau đó, kiểm tra thiết kế dùng các khối Simulink như scope.
Bước 2: Lựa chọn các mục đích thiết kế và tối ưu hóa hệ thống. Đề tài sử dụng công cụ của Synphony là SHLS để chuyển đổi mô hình thiết kế sang code Verilog nhằm thiết kế RTL chuẩn bị nạp trên FPGA board. Tại bước này, đề tài chọn FPGA phù hợp là Stratix IV EP4S100G5, Package FC45.
Bước 3: Đề tài sử dụng chương trình Synplify Premier của hãng Synopsys để tổng hợp số ALUT, ALM, DSP block của hệ thống thiết kế. Đây là bước cuối cùng