Hệ số tạp âm của mạch khuếch đại nhỏ hơn 1,17dB và đạt giá trị nhỏ nhất là 0,847 dB ở tần số 3,994 GHz.
Sau khi mô phỏng toàn bộ hệ thống đạt các tham số theo yêu cầu thiết kế, sử dụng phần mềm ADS để thiết kế layout cho mạch khuếch đại, tiến hành chế tạo thử nghiệm trong phòng thí nghiệm được mạch như Hình 3.15.
Chế độ làm việc của transistor được chọn nhờ điện áp phân cực UGS = -0.7V và UDS = 5V để transistor làm việc ở chế độ A. Sơ đồ đo các tham số của Transistor thể hiện trên Hình 3.16.
Hình 3.16 Sơ đồ đo tham số của mạch
Kết quả được kiểm tra trên máy phân tích mạng Vector network analyzer 37369D với các tham số của mạch thể hiện trên hình vẽ dưới:
Hình 3.17 Hệ số khuếch đại của mạch LNA (S21)
Từ kết quả đo cho thấy hệ số khuếch đại của mạch lớn hơn 21,4dB trong dải tần 3,4 – 4,2GHz và khá bằng phẳng, giá trị lớn nhất đạt 23,85dB tại tần số 4GHz. Kết quả đo đạc S21 có giá trị nhỏ hơn nhiều so với kết quả mô phỏng do một số nguyên nhân:
- Việc thiết kế mạch khuếch đại LNA tầng đầu ưu tiên về hệ số tạp âm, để đảm bảo tham số tạp âm nhỏ nhất nghiên cứu sinh đã thiết kế mạch với tham số s = opt. Tuy đạt được hệ số tạp âm thì mạch lại có nhược điểm là sự phối hợp trở kháng sẽ không tốt dẫn đến độ lợi của mạch khuếch đại cũng sẽ giảm.
- Ngoài ra còn một số nguyên nhân như các tham số của mạch dải thực tế có sự sai số so với tham số nhà sản xuất đưa ra; sai số trong quá trình chế tạo mạch in; quá trình hàn nối linh kiện sẽ tạo ra các phần tử ký sinh (L và C) giữa các cực của transistor và trên đường truyền vi dải; suy hao tín hiệu ở các đường dây truyền sóng khi thực hiện trên máy phân tích mạng.
Tất cả các lý do trên làm suy giảm một phần tín hiệu và có thể lệch tần số phối hợp trở kháng so với kết quả mô phỏng, tuy nhiên đối với một thiết kế siêu cao tần đây và kết quả tương đối tốt.
Hình 3.18 Hệ số khuếch đại ngược (S12)
Từ kết quả mô phỏng và đo đạc cho thấy hệ số khuếch đại ngược S12 có giá trị rất tốt tương đương với kết quả mô phỏng.
Hình 3.19 Hệ số phản xạ đầu vào (S11)
Hình 3.20 Hệ số phản xạ đầu ra (S22)
Từ Hình 3.19 cho thấy kết quả mô phỏng và đo đạc hệ số phản xạ đầu vào đạt giá trị <-5dB trong dải 3,6 – 4,2GHz và có giá trị nhỏ nhất là -18dB tại tần số 4GHz. Tuy nhiên kết quả đo đạc lại tốt hơn so với kết quả mô phỏng.
Tương tự như vậy kết quả mô phỏng hệ số phản xạ đầu ra hẹp và có giá trị nhỏ nhất là -27dB tại tần số 3,95GHz. Kết quả đo đạc lại có giá trị tương đối tốt. Lý giải về điều này như sau: Quá trình mô phỏng mạch dựa vào các tham số mạch
dải và mô phỏng trong điều kiện lý tưởng, tuy nhiên khi chế tạo các tham số của mạch dải có thể có sai số, ảnh hưởng ký sinh mối hàn, linh kiện… dẫn đến hệ số phản xạ đầu vào và ra tốt hơn so với kết quả mô phỏng. Tuy nhiên sự chênh lệch này không nhiều và có thể chấp nhận được đối với lĩnh vực siêu cao tần.
Hình 3.21 thể hiện sơ đồ đo hệ số tạp âm của mạch khuếch đại LNA sử dụng thiết bị phân tích tạp âm.
Hình 3.21 Sơ đồ đo hệ số tạp âm của mạch
Kết quả đo hệ số tạp âm của mạch khuếch đại 2 tầng đạt giá trị nhỏ hơn 0,9dB trong dải tần 3,4 GHz đến 4,2 GHz.
Hình 3.22 Kết quả đo tạp âm của mạch.
Trong mạch khuếch đại, ngoài các tham số độ lợi, hệ số tạp âm… ta còn xét đến độ tuyến tính của mạch. Độ tuyến tính là tiêu chí xác định giới hạn trên của công suất đầu vào mạch khuếch đại, nó xác định dải động của máy thu. Độ tuyến
tính của bộ khuếch đại được mô tả bằng nén 1dB (P1dB) và điểm chặn đầu vào bậc ba (IIP3). Điểm nén 1dB được định nghĩa là tại mức tín hiệu đầu vào mà độ lợi giảm xuống 1dB do mạch đạt trạng thái bão hòa. Kết quả trên Hình 3.23 cho thấy P1dB = -4dBm
Hình 3.23 Điểm nén 1dB (P1dB) của mạch khuếch đại LNA
Để đo IIP3 ta sử dụng 2 tín hiệu có công suất -20dBm, với khoảng cách 1 MHz và tần số quét từ 1 - 10 GHz. Kết quả đo giá trị IIP3 thể hiện trên Hình 3.24, từ hình vẽ ta thấy rằng IIP3 đạt giá trị 5dBm.
Mạch khuếch đại tạp âm thấp làm việc ở chế độ A, tín hiệu thu được từ vệ tinh có giá trị rất nhỏ do vậy với giá trị P1dB và IIP3 như trên thì mạch khưếch đại có độ tuyến tính cao.
Bảng 3.1 So sánh với công trình liên quan
Tham số Trích dẫn số [10] Kết quả chế tạo
Tần số 3,4 – 4,2GHz 3,4 – 4,2GHz Hệ số tạp âm 1,0 dB 0,9 dB S 21 10,0 dB 21,4 dB S 12 - 20 dB - 40 dB S 11 - 10 dB - 16,47 dB S 22 - 10 dB - 24,55 dB
Từ bảng 3.1 cho thấy kết quả của giải pháp đã đề xuất đạt được hệ số tạp âm và tham số S tốt hơn.
3.2.3 Giải pháp thiết kế mạch khuếch đại tạp âm thấp sử dụng hồi tiếp âm.
Cấu trúc mạch khuếch đại tạp âm thấp sử dụng hồi tiếp đề xuất sử dụng 2 tầng như Hình 3.4. Để tăng độ rộng băng tần khuếch đại và giảm tạp âm thì tầng 1 đề xuất thiết kế mạch khuếch đại sử dụng hồi tiếp âm, tầng 2 thiết kế để tăng hệ số khuếch đại. Mạch khuếch đại hồi tiếp sử dụng điện trở nối tiếp và song song thể hiện trên Hình 3.25[22].
Hình 3.25 Mạch khuếch đại FET sử dụng hồi tiếp âm
(3.18) (3.19)
Trong đó gm và Z0 là độ hỗ dẫn của transistor và trở kháng đặc tính 50Ω. Giả sử trong điều kiện phối hợp lý tưởng S11=S22=0 ta có:
(3.20)
Từ công thức (3.20) có thể thấy rằng độ hỗ dẫn nhỏ nhất có thể đạt được khi R1 = 0 do vậy ta có thể xác định được gm(min):
(3.21)
Từ công thức (3.20) ta có thể tính được R2:
| | (3.22)
Từ công thức (3.22) cho thấy giá trị S21 chỉ phụ thuộc vào giá trị R2 mà không phụ thuộc vào tham số S của transistor. Do vậy dải khuếch đại và độ bằng phẳng của hệ số khuếch đại có thể đạt được nhờ mạch hồi tiếp âm. Để thực hiện quá trình hồi tiếp âm thì một cuộn cảm L được nối tiếp với điện trở R2 để đảm bảo pha của tín hiệu hồi tiếp ngược pha với tín hiệu vào.
Sử dụng transistor SPF3043 với các tham số S được cho ở Bảng 3.2. Nhiệm vụ thiết kế tầng đầu mạch khuếch đại tạp âm thấp, dải rộng với hệ số khuếch đại G >10dB.
Bảng 3.2 Tham số S của transistor SPF3043 trong dải 3,4 – 4,2GHz
FREQ S11 S21 S12 S22
GHZ MAG ANG MAG ANG MAG ANG MAG ANG
3,4 0,6313 -91,115 6,880 102,19 0,0579 50,086 0,4089 -45,918 3,7 0,5950 -97,975 6,598 96,856 0,0605 48,092 0,3863 -49,291 3,8 0,5713 -102,54 6,456 93,297 0,0623 46,762 0,3716 -51,540 4,2 0,5483 -108,27 6,195 88,519 0,0650 45,273 0,3575 -54,799
Hình 3.26 Sơ đồ mạch khuếch đại tạp âm thấp sử dụng hồi tiếp âm
Từ Bảng 3.2 ta thấy hệ số khuếch đại nhỏ nhất là 15,8dB ở tần số 4,2GHz. Do vậy nếu đạt G = 10dB thì S21 = -3,16, do vậy R2 = 208 Ω, gm = 83 mS. Mạch khuếch đại tạp âm thấp sử dụng hồi tiếp với thiết kế mạch phối hợp trở kháng được thể hiện trên Hình 3.26.
Sử dụng phần mềm ADS kết hợp với file thông số S-parameter SPF3043.s2p để mô phỏng, kết quả mô phỏng các tham số của mạch khuếch đại thể hiện ở các hình sau:
Kết quả mô phỏng cho thấy hệ số khuếch đại của mạch khuếch đại 2 tầng đạt giá trị lớn hơn 34,467 dB trong dải khuếch đại rộng. Hệ số khuếch đại ngược đạt -42,744dB. Kết quả phối hợp trở kháng của mạch khuếch đại 2 tầng tương đối tốt.
Hình 3.28 Kết quả mô phỏng hệ số tạp âm
Hệ số tạp âm của mạch khuếch đại nhỏ hơn 1,11dB trong dải khuếch đại và đạt giá trị nhỏ nhất là 0,795 dB ở tần số 3,75 GHz.
Sử dụng phần mềm ADS để thiết kế layout mạch, thực hiện chế tạo mạch với sự hỗ trợ các thiết bị trong phòng thí nghiệm. Kết quả mạch thực tế thể hiện trên Hình 3.29.
Hình 3.29 Mạch khuếch đại sử dụng hồi tiếp
Thực hiện phân cực cho transistor với điện áp phân cực UGS = -0,8V và UDS = 5V để transistor làm việc ở chế độ A. Kết quả được kiểm tra trên máy phân tích mạng Vector network analyzer 37369D với các tham số của mạch thể hiện trên hình vẽ dưới:
Hình 3.30 Hệ số khuếch đại của mạch LNA (S21)
Hình 3.31 Hệ số khuếch đại ngược của mạch LNA (S12)
Từ kết quả đo cho thấy hệ số khuếch đại của mạch lớn hơn 23,28dB trong dải tần rộng và khá bằng phẳng, giá trị lớn nhất đạt 25,49dB tại tần số 4,05GHz. Tương tự như kết quả mạch khuếch đại tạp âm ở mục 3.2.2 hệ số khuếch đại của mạch đo được nhỏ hơn so với kết quả mô phỏng, nhưng trong thiết kế mạch siêu
cao tần đây là giá trị rất tốt đối với mạch khuếch đại 2 tầng. Hệ số S12 có giá trị rất tốt nhỏ hơn -42 dB trong cả dải tần làm việc.
Hình 3.32 Hệ số phản xạ đầu vào (S11)
Kết quả đo và kết quả mô phỏng hệ số phản xạ đầu ra S11 đều có giá trị <-12dB trong cả dải tần công tác 3,4 – 4,2GHz.
Tương tự như vậy hệ số phản xạ đầu ra đo được và kết quả mô phỏng đều nhỏ hơn –11,85 dB trong dải tần làm việc với giá trị nhỏ nhất xấp sỉ nhau.
Hình 3.34 Kết quả đo hệ số tạp âm của mạch
Hệ số tạp âm của mạch khuếch đại sử dụng hồi tiếp âm có giá trị nhỏ hơn 1 dB trong dải tần 3,4 GHz đến 4,2 GHz. Kết quả này cũng tốt hơn so với công trình số [49], [24].
3.3 Giải pháp thiết kế mạch khuếch đại trung tần.
Tương tự việc thiết kế mạch khuếch đại tạp âm thấp, việc thiết kế mạch khuếch đại trung tần ưu tiên để tăng độ lợi và băng thông của mạch khuếch đại vẫn đảm bảo hệ số tạp âm, độ ổn định của mạch. Mạch khuếch đại trung tần làm việc trong băng L có dải tần rộng từ 950MHz đến 2150MHz, dải tần này nhằm đáp ứng được yêu cầu khi kết nối với bộ chuyển tần nhiễu thấp băng C hoặc băng Ku. Để mở rộng dải tần làm việc và tăng hệ số khuếch đại, giải pháp thiết kế mạch khuếch đại trung tần là sử dụng mạch khuếch đại 2 tầng. Trong đó tầng đầu thiết kế mạch mắc kiểu cascode để mở rộng dải thông, và tầng 2 giúp tăng hệ số khuếch đại.
Sử dụng tham số S của transistor SPF3043 ở tần số trung tâm của băng tần là 1,5 GHz để thực hiện thiết kế mạch phối hợp trở kháng vào và ra. Bảng tham số S mắc đơn và mắc kiểu cascade được cho ở bảng dưới đây.
Bảng 3.3 Tham số S của transistor SPF3043 ở tần số 1,5 GHz
FREQ S11 S21 S12 S22
GHZ MAG ANG MAG ANG MAG ANG MAG ANG
1,5 0,872 -39,639 9,248 142,63 0,033 67,353 0,580 -23,659
Bảng 3.4 Tham số S của mạch mắc Cascode ở tần số 1,5 GHz
FREQ S11 S21 S12 S22
GHZ MAG ANG MAG ANG MAG ANG MAG ANG
1,5 0,868 -41,094 8,965 142,244 0,032 65,967 0,518 -22,659
Hình 3.35 Sơ đồ mạch khuếch đại trung tần băng L
Để tăng dải thông của mạch khuếch đại thì phương pháp phối hợp trở kháng sử dụng là mạch phối hợp trở kháng dùng phần tử tập trung L, C mắc kiểu T. Sơ đồ mạch thiết kế thể hiện trên Hình 3.35.
Kết quả mô phỏng tham số S cho thấy hệ số khuếch đại của mạch lớn hơn 46dB và khá bằng phẳng. Phối hợp trở kháng đầu vào và đầu ra dịch ở tần số 1,2 GHz và 1,47 GHz với dải phối hợp khá rộng.
Hình 3.36 Kết quả mô phỏng tham số S
Hình 3.37 Hệ số tạp âm của mạch khuếch đại
Mạch phối hợp trở kháng sử dụng các phần tử tập trung L, C nên một số linh kiện có giá trị khác so với giá trị trong thực tế vì các nhà sản xuất chỉ sản xuất một số giá trị tiêu chuẩn cho trước. Do vậy để chế tạo mạch ta cần phải chuyển đổi sang mạch có các phần tử phân bố sử dụng mạch vi dải. Sử dụng phương pháp chuyển đổi Richard và Kuroda để chuyển đổi mạch sử dụng phần tử tập trung sang mạch sử dụng phần tử phân bố dùng mạch vi dải FR4, sơ đồ mạch thể hiện trên Hình 3.38.
Hình 3.38 Sơ đồ mạch khuếch đại trung tần sử dụng mạch vi dải
Thực hiện chế tạo mạch, tiến hành cấp nguồn và đo tham số S trên máy phân tích mạng Vector network analyzer 37369D.
Kết quả đo thể hiện trên hình 3.39 cho thấy hệ số khuếch đại của mạch lớn hơn 32,02dB và khá bằng phẳng trong một dải rất rộng từ 0,94GHz đến 2,15GHz. Hệ số khuếch đại lớn nhất đạt 33,19dB tại tần số 1,4GHz. Hệ số khuếch đại của mạch đo được nhỏ hơn rất nhiều so với kết quả mô phỏng tuy nhiên với thiết kế siêu cao tần thì kết quả đo được là tốt và khá bằng phẳng trên dải tần rộng.
Hình 3.40 Hệ số khuếch đại ngược của mạch IF (S12)
Hệ số khuếch đại ngược có giá trị nhỏ hơn -37dB trong dải tần công tác và có giá trị lớn hơn so với kết quả mô phỏng.
Hệ số phản xạ đầu vào đo được có giá trị nhỏ hơn -10,22dB trong dải tần 0,95GHz – 2,15GHz, đạt giá trị nhỏ nhất là -26,05dB tại tần số 1,575GHz. Kết quả đo đạc và mô phỏng cho thấy dải phối hợp trở kháng rộng tuy nhiên giá trị phản xạ đầu trong dải nhỏ hơn -8,98dB và đạt giá trị nhỏ nhất là -26,91dB tại tần số 1,2GHz.
Hình 3.41 Hệ số phản xạ đầu vào (S11)
Hình 3.42 Hệ số phản xạ đầu ra (S22)
Hệ số phản xạ đầu ra đo được có giá trị tương đối tốt và có dạng phù hợp với kết quả mô phỏng, tuy nhiên giá trị phản xạ đầu ra đều nhỏ hơn -10dB.
Hình 3.43 Kết quả đo tạp âm của mạch.
Kết quả đo hệ số tạp âm của mạch nhỏ hơn 1,5dB trong dải khuếch đại 950MHz đến 2100MHz. Đây là giá trị tương đối tốt so với kết quả ở công trình số [24]với dải thông rộng hơn, hệ số khuếch đại cao hơn.
Bảng 3.5 So sánh với một số công trình liên quan
Tham số Trích dẫn số [30] Trích dẫn số [70] Kết quả chế tạo
Tần số 1-2GHz 1-2GHz 950 – 2150MHz Hệ số tạp âm 1,0 dB 1,5 dB 1,5 dB S 21 15 dB 35 dB 32,02 dB S 12 - 37.22 dB S 11 - 15 dB -10 dB - 10.42 dB S 22 - 15 dB -10 dB - 10.37 dB
Từ bảng so sánh trên cho thấy kết quả chế tạo có tham tham số gain tốt hơn trích dẫn số [30], tuy nhiên với bộ khuếch đại thực tế ở trích dẫn số [70] kết quả về độ lợi của mạch nhỏ hơn 3dB.
3.4 Giải pháp thiết kế mạch lọc thông dải
Có nhiều phương pháp thiết kế mạch lọc thông dải sử dụng mạch dải ví dụ như: Mạch lọc cộng hưởng ghép đầu cuối, mạch lọc cộng hưởng ghép song song, mạch lọc kiểu răng lược, mạch lọc… Tuy nhiên trong luận án này, sử dụng mạch
lọc thông dải kiểu cộng hưởng ghép song song vì mạch có cấu tạo gọn nhẹ. Cấu trúc của mạch cộng hưởng nửa bước sóng ghép song song thể hiện trên Hình 3.44