Giới thiệu : Đây là bài học giới thiệu về mạch hiển thị các máy CD/VCD. Bao gồm: Sơ đồ chức năng, nhiệm vụ và nguyên lý hoạt động của mạch. Đồng thời, hướng dẫn học sinh thực hành về cácnội dung: Chẩn đoán, kiểm tra, sửa chữa và thay thế các linh kiện hư hỏng liên quan đến mạchgiải mã nén tín hiệu hình của máy CD/VCD.
Mục tiêu thực hiện:
Sau khi học xong bài này người học có khả năng:
- Trình bày được sơ đồ khối chức năng và nhiệm vụ của mạch giảimã tín hiệu hình
- Trình bày được nguyên lý hoạt động của mạch giảimã tín hiệu hình.
- Chẩn đoán, kiểm tra và sửa chữa được những hư hỏng của mạch giảimã tín hiệu hình
Nội dung chính:
16.1. Sơ đồ khối chức năng và nhiệm vụ của mạch giải mã nén tín hiệu hình16.1.1 Sơ đồ khối chức năng của mạch giảinén tín hiệu hình(hình 16.1) 16.1.1 Sơ đồ khối chức năng của mạch giảinén tín hiệu hình(hình 16.1)
Hình 16.1- Sơ đồ khối chức năng mạch giải mã nén tín hiệu hình.
Tín hiệu từ khối xử lý tín hiệu số(DSP) cấp cho khối giao tiếp chủ (Host Interface) theo ba đường, sau đó cấp cho khối “ DRAM Controller”, tại khối này có nhiều đường ra Dât( dữ liệu), address( Địa chỉ), điều khiển( control) liên lạc với bộ nhớ( memory ) ở bê nngoài. Cuối cùng, khối “ Video Display” là khối giao tiếp với mạch DAC của bộ phận hình ảnh.
16.1.2 Nhiệm vụ các khối
Qua quá trình khảo sát các mạch giải nén MPEG cũng như quá trình tiếp xúc
thực tế trên các máy đọc đĩa VCD, ta nhận thấy một số quy luật chung để khảo sát IC giải nén MPEG, đó là các đường giáo tiếp giữa IC xử lý giải nén MPEG với bộ phận vi xử lý tín hiệu chủ ( Host Micro Computer), RAM động( Dynamic RAM), ROM, DSP của bộ phận CD (CD DSP), khối xử lý âm tần, khối chuyển đổi số ra tương tự tín hiệu thị tần ( D/A Video). Hy vọng rằng bạn đọc dễ dàng khám phá thế giới của IC giải nén MPEG, nắm được cấu trúc của khối xử lý tín hiệu Video. Các đường giao tiếp chính và các thuật ngữ trên mạch giải nén MPEG được minh họa như hình 16.2
Hình 16.2 –IC giải mã nén tín hiệu hình.
* Giải thích các thuật ngữ trên hình 16.2
- CD –DATA: Dữ liệu liên lạc với khối DSP của bộ phận CD
- CD –LRCK: Xung nhịp tách 2 kênh trái/ phảiliên lạc với khối DSP của bộ phân CD
- CD –BCK: Xung nhịp bít liên lạc với khối DSP của bộ phận CD
- CD – C2PO: Mả sửa lỗi liên lạc với khối DSP của bộ phận CD
- CD DA/VCD: Dữ liệu CD/VCD
- RESET: Tín hiệu đặt tại các trạng thái của mạch.
- CK(Clock): Xung nhịp
- HOST –ENA: Chân cho phép các khối vi xử lý chủ.
- INT( Interupt): Ngắt
- HA(Host Address): Địa chỉ liên lạc bộ vi xử lý chủ.
- HD( Host Data): Dữ liệu liên lạc với bộ xử lý chủ.
- W/R( Wriver/ Read): Điều khiển ghi/đọc
- DCK: Clock
- DA –DATA: Dữ liệu cấp cho khối chuyển đổi D/A
- DA –LRCK: Tín hiệu tách xung nhịp trái/phảicấp cho mạch biến đổi D/A âm tần.
- DA –BCL: Tín hiệu đếm bít cấp cho khối chuyển D/A âm tần.
- DA – EMPH( DA –Emphasis): Hạ biên thành phần tần số cao của tín hiệu âm tần.
- VD( Video Data): Dữ liệu cấp cho khối D/A Video
- VCK( Video Clock): Xung nhịp cấp cho khối D/A Video
-V.SYNC: Tín hiệu đồng bộ mành cấp cho khối D/A Video
- H. SYNC: Tín hiệu đồng bộ dòng(ngang) cấp cho khối D/A Video
16.2. Nguyên lý hoạt động của mạch giải mã tín hiệu hình
Phân tích một hoạt động của một số IC giảinén điển hình.
16.2.1 IC giải nén hình CL – 450
IC giải nén hình CL – 450 được chế tạo bởi hãng C – CUBE( Mỹ) gồm 160 chân, 4 hàng chân, được trang bị khá nhiều trên các máy VCD, Sam sung, Panasonic,
Sony, JVC,… là IC giải nén thuộc dạng này MPEG – 1. IC này hoạt động vói xung Clock có tần số là 40MHz, bên trong được thiết kế sẵn các khối giao tiếp với phần
DSP – CD, bộ điều khiển DRAM, dữ liệu của IC CL -450 là tín hiệu R, G, B mỗi đường tín hiệu bao gồm 8 bít dữ liệu( tổng cộng là 24 bít dữ liệu). Sơ đồ khối hoạt động của IC CL –450 được minh họa như hình 16.3
Hình 16.3 –Sơ đồ cấu trúc IC giải nén tín hiệu hình CL – 450 Giải thích các thuật ngữ trên sơ đồ (hình 16.3)
- DATA FIFO(first In First Out): Sắp dữ liệu theo nguyên tắc vào trước ra trước.