- HOST INTERFACE: Trạm giáo tiếp chủ, giao tiếp dữ liệu, địa chỉ với các khói vi xử lý, khối DSP – CD.
3 tín hiệu YcrCb ứng với chuẩn lấy mẫu (4:2:2)
Tín hiệu chói Y có 8 bit. Tín hiệu chói Cr có 4 bit. Tín hiệu chói Cb có 4 bit.
- Nhóm tín hiệu vào hiển thị B-OSD, G-OSD, R-OSD đưa vào các chân 1, 64, 57. Việc cho phép hiển thị hay không thông qua chân 15 – OSD SW.
Mode IM1 và IM0 như bảng trạng tháI (Hình 17.4 và 17.5) và ngõ ra tín hiệu
TV cấp cho mạch DAC có độ phân giải là 9 bit trong đó 8 bit Data và 1 bit hiển thị với màu tương ứng (hình 17.3).
Hình 17.3 - Giới thiệu nhóm Dữ liệu Video vào.
Hình 17.4 - Điều khiển chọn nguồn dữ liệu vào
Hình 17.5 - Điều khiển chọn nguồn dữ liệu vào
- Tín hiệu đồng bộ tín hiệu hình VCLK từ mạch MPEG vào chân 51 dùng đề điều khiển mạch chốt đồng bộ dữ liệu RGB in, đồng thời cấp cho mạch định thời bên trong
IC làm tham chiếu để tạo xung CLK có tần số = 1/2VCLK hoặc = VCLK. (Xem hình 17.6a và b). và việc chuyển đổi này thông qua chân 53 - CLK SW.
VSY out cấp cho khối MPEG.
Hình 17.6a –Xung CLK bên trong = 1/2 VLCK khi CLK SW = “L”
Hình 17.7b –Xung CLK bên trong = 1/2 VLCK khi CLK SW = “H”
- Nhóm tín hiệu ra gồm các chân: Chân 37: C Out , ngõ ra tín hiệu màu. Chân 45: Y out, ngõ ra tín hiệu chói.
Chân 39: VCBS Out ngõ ra tín hiệu Video tổng hợp.
Dạng tín hiệu ra tại các chân này khi dung đĩa phát sọc màu chuẩn có dạng như
sau (Hình 17.8).
- Việc chọn tín hiệu màu ở ngõ ra là PAL hay NTSC được thục hiện thông qua
chân 22 (PAL/NTSC).
Hình 17.8:Dạng sóng tại các ngõ ra của các tín hiệu Video out, Y out,
Chroma out.
17.2.3. Giới thiệu sơ đồ mạch điện thực tế dùng IC giải mã RGB (BU1425AK):