- HOST INTERFACE: Trạm giáo tiếp chủ, giao tiếp dữ liệu, địa chỉ với các khói vi xử lý, khối DSP – CD.
b. Các đường tín hiệu giao tiếp chính trên khối giải nén hình: Nhóm tín hiệu giao tiếp chung (global interface signals):
- Nhóm tín hiệu giao tiếp chung (global interface signals):
Đây là nhóm tín hiệu phục vụ chung cho toàn bộ hệ thống trong khối MPEG DECODER. Quyết định trước tiên mạch MPEG DECODER có
hoạt động hay không. Bao gồm các tín hiệu sau:
+ Tín hiệu /RESET: Nhận tín hiệu Reset từ bên ngoài và có mức tích cực thấp (active LOW) để đặt lại trạng tháI cho các mạch số bên trong ICkhi mới cấp nguồn.
+ Tín hiệu SYSCLK (System Clock): Nhận xung Clock hệ thống từ bên ngoài với tần số thông dụng trong các máy VCD là 27Mhz hoặc có tần số khác tuỳ từng hãng sản xuất.
+ Tín hiệu PIO[10:0] (Programmable I/O): Là các tín hiệu vào /ra lập trình.
+ Các chân nguồn cấp và đất cho hệ thống (Power and Ground):
Bao gồm các chân nguồn cấp cho mạch số và mạch tương tự bên trong khối
MPEG DECODER:
- A- VDD và A-Vss: Chân cấp nguồn và đất cho mạch Analog. Thường 3.3V hoặc 5V.
Hình 18.5 - Nhóm tín hiệu giao tiếp với vi xử lý chủ
+ Tín hiệu Chọn chip ( /CS): Chân nhận lênh chọn chíp của vi xử lý chủ, khi mạch Decode được dùng để thao tác đọc hoặc ghi. Mức tíchcực là “L”.
+ Tín hiệu HADDR(2:0): Trường hợp ghi cụ thể như HADDR (2:0) nghĩa là có 3 tín hiệu địa chỉ do HOST chỉ định tương ứng Bus 3 bit địa chỉ của vi xử chủ chỉ định để chọn 1 trong 8 thanh ghi trong ICDecode thuộc khối Host interface Controller Logic.
+ Tín hiệu /RD (Read Strobe) : Tín hiệu chọn Mpeg Decoder cho việc thực hiện đọc hoặc ghi. Trường hợp này, mức tích cực thấp thực hiện đọc.
+ Tín hiệu HDATA (7:0):
Trường hợp ghi cụ thể như vậy nghĩa là Bus 8-bit dữ liệu 2 chiều giao tiếp với vi xử chủ (Host). Host ghi data đến mạch Mpeg Decoder theo nguyên tắc FIFO qua HDATA[7:0]. Host cũng đọc và ghi vào các thanh ghi bên trong IC Decode và SDRAM/ROM nội qua HDATA[7:0]. Khối Mpeg Decoder cũng gửi các dữ liệu yêu cầu đến Host thông qua BUS này.
+ Tín hiệu /WAIT: Tín hiệu báo đợi về HOST khi tín hiệu CS tác động và tín hiệu báo đợi xác nhận lại khi khối Mpeg Decoder sẳn sàng hoàn thành chu kỳ truyền data. Mức tích cực thấp “L”.
+ Tín hiệu /INT (Interrupt request) :Tín hiệu yêu cầu ngắt gửi đến HOST.
+ Tín hiệu R/W (Read/ Write):Tín hiệu cho phép Mpeg Decoder đọc/ ghi Data ra Bus
data. Read =”H” cho phép đọc và Write = “L” cho phép ghi. - Nhóm tín hiệu giao tiếp với khối CD (CD Interface):
Đây là ngõ vào tín hiệu chung cho cả của khối MPEG Decoder (Video & Audio) , có 4 đường tín hiệu quan trọng nhất từ khối CD-DSP màta phải quan tâm. Sơ đồ khối minh họa như (Hình 18.6) sau:
Hình 18.6 - Nhóm tín hiệu giao tiếp với khối CD
+ Tín hiệu CD-DATA:Dữ liệu CD thu từ khối CD-DSP theo chuổi nối tiếp (Serial).
+ CD-LRCK (CD Left – Right Clock): Cấp từ 16 bit đồng bộ (Left – Right) cho khối giải mã nén, và có cực tính riêng biệt ( hoặc mức cao cho Left channel và ngược lại
cho Right channel).
+ CD-C2PO: Là tín hiệu báo lỗi data cho khối MPEG Decoder, khi có lỗi CD xuất hiện thì CD-C2PO = “H” , khối MPEG Decoder sẽ giữ hình ảnh trước đó cho đến khi có hình ảnh kế tiếp không lỗi.