IV. MẠCH ĐIỀU KHIỂN ĐIỆ N KHÍ NÉN V ỨNG DỤNG PLC TRONG ĐIỀU KHIỂN
2) Tập lệnh S7-200:
Tập lệnh trong S7-200 được biểu diễn dưới hai dạng: LAD và STL:
_ LAD – Ladder logic – Gọi là phương pháp hình thang: là một ngôn ngữ viết dưới dạng đồ họa, dễ quan sát, dễ kiểm tra.
_ STL – Statement list – Phương pháp liệt kê: Ngôn ngữ thể hiện dưới dạng những câu lệnh.
Phần lớn những câu lệnh dưới dạng LAD đều có thể chuyển sang STL và ngược lại.
a. Các lệnh xuất/nhập:
n n n n
n
DẠNG LAD MÔ TẢ TOÁN HẠNG
Tiếp điểm thường mở – sẽ được đóng khi
n=1 n (bit): I, Q, M,
SM, T, C, V. Tiếp điểm thường đóng – sẽ được mở khi
n=1
Tiếp diểm thường mở – sẽ được đóng tức
thời khi n=1 n(bit): I
Tiếp điểm thường đóng – sẽ được mở khi n=1.
DẠNG STL MÔ TẢ TOÁN HẠNG
LD n Nạp giá trị logic của n vào bit đầu tiên trong
ngăn xếp. n(bit): I, Q, M,
SM, T, C, V. LDN n Nạp giá trị nghịch đảo của n vào bit đầu tiên
trong ngăn xếp.
LDI n Nạp tức thời giá trị logic của n vào bit đầu
tiên trong ngăn xếp. n(bit): I.
LDNI Nạp tức thời giá trị nghịch đảo của n vào bit dầu tiên trong ngăn xếp.
Lệnh xuất: Sao chép nội dung của bit đầù tiên trong ngăn xếp vào bit được chỉ định trong lệnh. Nội dung của ngăn xếp không bị thay đổi.
LAD MÔ TẢ TOÁN HẠNG
Cuộn dây đầu ra ở trạng thái kích thích khi có
dòng điều khiển đi qua. n(bit): I, Q, M, SM, T, C, V,. Cuộn dây đầu ra được kích thích tức thời khi
có dòng điều khiển đi qua .
n(bit): Q.
STL MÔ TẢ TOÁN HẠNG
= n Lệnh =sao chép giá trị của đỉnh ngăn xếp tới
tiếp điểm n được chỉ dẫn trong lệnh. n(bit): I, Q, M, SM, T, C, V. =I n Lệnh =I sao chép tức thời giá trị cuả đỉnh
ngăn xếp tới tiếp điểm n được chỉ dẫn trong lệnh.
n(bit): Q. b. Các lệnh ghi – xóa giá trị cho tiếp điểm:
Các lệnh này dùng để ghi xóa các điểm gián đoạn đã được thiết kế. n
n S bit
n S bit
LAD MÔ TẢ TOÁN HẠNG
Đóng một mảng gồm n các tiếp điểm kể từ S- bit. S-bit: I, Q, M, SM, T, C, V. n(Byte): IB, QB, MB, SMB, VB, AC, Hằng số, Ngắt một mảng gồm n các tiếp điểm kể từ S-
bit. Nếu S-bit lại chỉ vào Timer hoặc Counter thì lệnh sẽ xóa bit đầu ra của timer hoặc couter đó. Đóng tức thời một mảng gồm n các tiếp điểm kể
từ S-bit. S-bit: Q (bit)n: IB, `QB, MB, SMB, VB, AC, Hằng số, *VD, *AC.
Ngắt tức thời một mảng gồm các tiếp điểm kể từ địa chỉ S-BIT.
STL MÔ TẢ TOÁN HẠNG
S S_BIT n Ghi giá trị logic váo một mảng gồm n bit kể từ
điạ chi S_BIT. S_BIT: I, Q, M, SM, T, C, V. (Bit).
R R_BIT n
Xoá một mảng gồm n bit kể từ điạ chỉ S_BIT. Nếu S_BIT lại chỉ vào Timer hoăc Counter thì lệnh sẽ xóa bit đầu ra của Timer hoặc counter đó.
SI S_BIT n Ghi tức thời gá trị logic 1 vào một mảng gồm n bit kể từ địa chỉ S_BIT.
S_BIT: Q. (Bit) n: IB, QB, MB, SMB, VB, AC, RI S_BIT n Xóa tức thời một mảng gồm n bit kể từ địa chỉ
S_BIT
c. Các lệnh logic: Các lệnh này cho phép tạo lập được các mạch logic.
Dạng LAD:
Trong LAD, các lệnh này được biểu diễn thông qua cách mắc mạch nối tiếp (Logic AND) hay song song (Logic OR) các tiếp điểm thường đóng hay thường hở.
n S bit
n S bit
Dạng STL:
LỆNH MÔ TẢ TOÁN HẠNG
O n
A n Lệnh thực hiện toán tử AND va OR giữa các giá trị logic của tiếp điểm n và giá trị bit đầu tiên trong ngăn xếp. Kết quả được ghi vào bit đầu
trong ngăn xếp. n: I, Q, M, SM,
T, C, V. (Bit). ON n
AN n Lệnh thực hiện toán tử AND và OR giữa các giá trị nghịch đảo của tiếp điểm n và giá trị bit đầu tiên trong ngăn xếp. Kết quả được ghi vào bit đầu trong ngăn xếp.
OI n Lệnh thực hiện tức thời toán tử AND va OR giữa giá trị logic của tiếp điểm n và giá trị bit đầu tiên trong ngăn xếp. Kết quả được ghi lại vào bit đầu
trong ngăn xếp. n: I . (Bit).
ONI n
ANI n Lệnh thực hiện tức thời toán tử AND và OR giũa giá trị logic nghịch đảo của tiếp điểm n và giá trị bit đầu tiên trong ngăn xếp. Kết quả được ghi lại vào bit đầu của ngăn xếp.
Ngoài ra còn có các lệnh đăc biệt dùng cho ngăn xếp:
LỆNH MÔ TẢ TOÁN HẠNG
ALD Lệnh tổ hợp giá trị của bit đầu tiên và thứ hai trong ngăn xếp bằng phép logic AND. Kết quả ghi lại trong bit đầu của ngăn xếp. Giá trị còn lại của ngăn xếp được kéo lên 1 bit.
Không có. OLD Lệnh tổ hợp giá trị bit đầu tiên vào bit thứ hai
trong ngăn xếp bằng phép logic OR. Kết quả được ghi lại vào bit đầu trong ngăn xép. Giá trị còn lại của ngăn xếp được kéo lên 1 bit.
LPS Lệnh Push sao chụp giá trị bit đầu tiên vào bit thứ hai trong ngăn xếp. Giá trị còn lại bị đẩy xuống 1 bit. Bit cuối cùng bị đẩy ra ngoài.
LRD Lệnh sao chép giá trịcủa bit thứ hai vào bit đầu tiên trong ngăn xếp . Các giá trị còn lại của ngăn xếp giữ nguyên vị trí.
LPP Lệnh kéo ngăn xếp lên 1 bit. Giá trị của bit sau được kéo lên bit trước.
d. Các lệnh tiếp điểm đặc biệt: LAD STL MÔ TẢ NOT Phủ định EU Tác động sườn lên EO Tác động sườn xuống e. Các lệnh so sánh:
LAD MÔ TẢ TOÁN HẠNG
Tiếp điểm đóng khi n1= n2. X: B = byte I = integer D = double integer R = real n1, n2: VB, IB, QB, MB, SMB, AC, Const, *VD, AC.
Tiếp điểm đóng khi n1 lớn hơn hoặc bằng n2. X: B = byte I = integer D = double integer R = real n1, n2: VW, T, C, IW, QW, MW, SMW, AC, const, AIW*VD,*AC. Tiếp điểm đóng khi n1 nhỏ hơn
hoặc bằng n2 X: B = byte I = integer D = double integer R = real n1,n2: VD, ID, QD, MD, SMD, AC, HC.const, *VD, *AC. STL MÔ TẢ TOÁN HẠNG LDB= n1 n2 AB= n1 n2 OB= n1 n2
Lệnh thực hiện phép tính logic Load, AND hoặc OR giữa giá trị 1 với nội dung của
đỉnh ngăn xếp khi n1 = n2 n1, n2: VB, IB, QB, MB, SMB, AC, CONST, *VD, *AC. (byte) LDB>= n1 n2 AB>= n1 n2 OB>= n1 n2
Lệnh thực hiện phép tính logic Load, AND, Or giữa giá trị logic 1 với nội dung của đỉnh ngăn xếp khi n1 = n2
LDB<= n1 n2 AB<= n1 n2 OB<= n1 n2
Lệnh thực hiện phép tính logic Load, AND, OR giữa giá trị logic 1 với nội dung của đỉnh ngăn xếp khi n1 nhỏ hơn hoăc bằng n2. n 1 Xn2 X n 1 n2 X n 1 n 2
n
n LDW= n1 n2 AW= n1 n2 OW= n1 n2
Lệnh thực hiện phép tính logic Load, AND, OR giữ giá trị logic 1 với nội dung của đỉnh ngăn xếp khi n1 = n2
n1, n2 :VW, T, C, TW, QW, MW, SMW, AC, CONST, *VD LDW>= n1 n2 AW>= n1 n2 OW>= n1 n2
Lệnh thực hiện phép tính logic Load, ANDm OR giữa giá trị logic 1 và nội dung của đỉnh ngăn xếp khi n1 lớn hơn hoặc bằng n2.
LDW<= n1 n2 AW<= n1 n2 OW<= n1 n2
Lệnh thực hiện phép tính logic LOAD , AND, OR giữa giá trị Logic 1 và nội dung của đỉnh ngăn xếp khi n1 nhỏ hơn hoặc bằng n2.
LDD= n1 n2 AD= n1 n2 OD= n1 n2
Lệnh thực hiện phép tính logic LOAD, AND, OR giữa giá trị logic 1 và nội dung
củ đỉnh ngăn xếp khi n1 = n2 n1, n2: VD, ID, QD, MD, SMD, AC, HC, CONST, *VD, *AC. (Từ kép). LDD>= n1 n2 AD>= n1 n2 OD>= n1 n2
Lệnh thực hiện phép tính logic LOAD, AND, OR giữa giá trị logic 1 và nội dung của đỉnh ngăn xếp khi n1 lớn hơn hoặc bằng n2
LDD<= n1 n2 AD<= n1 n2 OD<= n1 n2
Lệnh thực hiện phép tính logic Load, And, OR giữa giá trị logic 1 và nội dung của đỉnh ngăn xếp khi n1 nhỏ hơn hoặc bằng n2.
f. Lệnh nhảy và gọi chương trình con:
LAD STL MÔ TẢ TOÁN
HẠNG JMP Kn Lệnh nhảy thực hiện việc chuyển
điều khiển đến nhãn n trong một chương trình.
n: từ 0 LBL Kn Lệnh khai báo nhãn n trong một
chương trình.
CALL Kn Lệnh gọi chương trình con, thực hiện việc chuyển điều khiển đến chương trình con có nhãn là n. SBR Kn Lệnh gán nhãn cho một chuơng
trình con.
RET Lệnh trở về chương trình chính
không điều kiện. Không có
n
n
g. Các lệnh can thiệp vào thời gian vòng quét:
LAD STL MÔ TẢ TOÁN
HẠNG END Lệnh kết thúc chương trình chính hiện hành
có điều kiện. Không
có STOP Kết thúc chương trình hiện hành và chuyển
sang chế độ Stop.
NOP n Lệnh rỗng, không có hiệu lực trong chương
trình hiện hành. n: từ 0 đến 255 h. Các lệnh điều khiển Timer:
LAD MÔ TẢ TOÁN HẠNG
Khai báo timer xx kiểu TON dể tạo thời gian trễ tính từ khi bit đầu trong ngăn xếp có giá trị logic 1. Nếu giá trị đếm tức thời lớn hơn hoăc bằng giá trị đặt trước n thì T-bit có giá trị logic =1. Có thể reset timer bằng lệnh Reset hoặc bằng giá trị ogic 0 ở đầu vào. CPU 212 – 214 CPU 214 1ms T32 T96 10ms T33 đến T36 T97 đến T100 100ms T37 đến T63 T101 đến T127 Txx: CPU 212 32 – 63 CPU 214 32 – 63 96 – 27 PT: VW, T, C, IW, QW, MW, SMW, AC, IAW, VD, *AC, CONST.
Khai báo Timer xx kiểu TONR. Chỉ có thể reset timer kiểu TONR bằng lệnh R. CPU 212-214 CPU 214 1ms T0 T64 10ms T1 đến T4 T65 đến T68 100ms T5 đến T31 T69 đến T95 Txx: 0 – 31 64 - 95. PT: VW. T, C, IW, QW, MW, SMW, AC, AIW, VD, *AC, CONST. Tx x Tx x
Cxx
i. Các lệnh điều khiển Counter: Dùng để đếm sườn xung :
LAD STL MÔ TẢ TOÁN HẠNG
CTU Cxx n Khai báo bộ đếm lên theo sườn lên. Khi giá trị tức thời C-word >= giá trị đặt trước n, C-bit có giá trị logic =1. Bộ đếm sẽ ngừng khi : C-word = 32767. Cxx: Từ 0 – 47 và 80 – 127 n:VW, T, C, IW, QW, MW, SMW, AC, AIW, CONST, *VD, *AC. (Word). CTUD Cxx n Khai báo bộ đếm lên xuống,
khi giá trị C-word >= n thì C- bit có giá trị bằng 1. C-wordmax = 32767
C-wordmin = - 32768 CTUD reset khi bit đầu của ngăn xếp có giá trị logic =1.
Cxx: 48 – 79 (word) n: VW, T, C, IW, MW, SMW, QW, AC, AIW, CONST, *VD, *AC.
Trên đây là một số lệnh thông dụng mà trong luận văn có dùng đến. Ngoài ra, trong STEP7 còn nhiều lệnh khác nữa mà chưa trình bày được vì nội dung của luận văn này không đề cập chủ yếu đến vấn đề PLC.
BAØI TẬP 1