Cấu trúc mạng tiếp điện và quy trình thiết kế đã đề xuất tại Chương 2 của luận án được áp dụng. Số lối ra của mạng tiếp điện tương ứng với số phần tử
của anten mảng là 10. Khoảng cách giữa hai lối ra liền kề bằng nhau là d.
Trở kháng tại các cổng vào/ra và đường truyền chính trong mạng tiếp điện là
Z0 = 50 Ω. Các trở kháng từ Z1 đến Z8 là trở kháng đường truyền một phần tư bước sóng. Thiết kế chi tiết của mạng tiếp điện được thể hiện tại Hình 3.2.
Hình 3. 2. Mạng tiếp điện được đề xuất cho anten mảng Vivaldi
Từ bộ trọng số tại Bảng 3.2, tính toán được giá trị trởkháng tại Bảng 3.3 làm cơ sở thiết kếcác đường truyền vi dải, mô phỏng và tối ưu mạng tiếp điện.
Bảng 3. 3. Tính toán trởkháng của mạng tiếp điện (Ω)
Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z7 Z8
50 100,42 57,66 80,6 63,75 70,8 70,62 64,15 79,82
Mạng tiếp điện được tinh chỉnh và mô phỏng. Kết quả mô phỏng đặc tính pha và công suất (biên độ) của các lối ra mạng tiếp điện tại tần số 3,5 GHz trình bày tại Bảng 3.4 cho thấy sự tương đồng với các tính toán lý thuyết.
Bảng 3. 4. Kết quả mô phỏng đặc điểm các lối ra của mạng tiếp điện
Lối ra
Tham số 1 và 10 2 và 9 3 và 8 4 và 7 5 và 6 Biên độ (lý thuyết) 0,2714 0,4727 0,6892 0,8810 1,0000
Biên độ (mô phỏng) 0,1905 0,3935 0,6025 0,8317 1,0000
Đáp ứng của hệ số mảng với trọng sốmô phỏng trình bày tại Hình 3.3 cho thấy mạng tiếp điện cơ bản đạt được yêu cầu nén búp sóng phụ ở mức -30 dB.
Hình 3. 3. Đáp ứng của AF với trọng số biên độ lý thuyết và mô phỏng